该用户从未签到
您需要 登录 才可以下载或查看，没有帐号？注册
FPGA已经被广泛用于实现大规模的数字电路和系统，随着CMOS工艺发展到深亚微米，芯片的静态功耗已成为关键挑战之一。文章首先对FPGA的结构和静态功耗在FPGA中的分布进行了介绍。接下来提出了晶体管的漏电流模型，并且重点对FPGA中漏电流单元亚阈值漏电流和栅漏电流进行了详细的分析。最后根据FPGA的特点采用双阈值电压晶体管，关键路径上的晶体管采用低阈值电压栅的晶体管，非关键路径上的晶体管采用高阈值电压栅的晶体管，以此来降低芯片的静态功耗。; {8 B" U1 w" z1 `$ f: c& a4 b 5 J) O$ q+ K( e5 x1 [ 游客，如果您要查看本帖隐藏内容请回复
下载资料威望不够？点击查看获取威望的N种方法>>
举报
本版积分规则 发表回复 回帖后跳转到最后一页
查看 »
关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )
GMT+8, 2025-7-25 20:55 , Processed in 0.109375 second(s), 23 queries , Gzip On.
深圳市墨知创新科技有限公司
地址:深圳市南山区科技生态园2栋A座805 电话:19926409050
/1 
发表于 2018-12-29 13:41
收藏
淘帖
支持！
反对！