EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
多时钟FPGA设计策略阐述, c U9 f$ U" }
: Z# C& U* a8 i8 i; e* s6 |
利用FPGA实现大型设计时，可能需要FPGA具有以多个时钟运行的多重数据通路，这种多时钟FPGA设计必须特别小心，需要注意最大时钟速率、抖动、最大时钟数、异步时钟设计和时钟/数据关系。设计过程中最重要的一步是确定要用多少个不同的时钟，以及如何进行布线，本文将对这些设计策略深入阐述。
$ c+ a5 C. A1 X+ E9 x# m x( z, O; r" E& T c- G! J& C
FPGA设计的第一步是决定需要什么样的时钟速率，设计中最快的时钟将确定FPGA必须能处理的时钟速率。最快时钟速率由设计中两个触发器之间一个信号的传输时间P来决定，如果P大于时钟周期T，则当信号在一个触发器上改变后，在下一个逻辑级上将不会改变，直到两个时钟周期以后才改变，如图1所示。
5 S! h o6 J; m0 ?![]()
4 P* ?6 z" ~$ h- k3 X# h# O( O传输时间为信号在第一个触发器输出处所需的保持时间加上两级之间的任何组合逻辑的延迟，再加两级之间的布线延迟以及信号进入第二级触发器的设置时间。无论时钟速率为多少，每一个FPGA设计所用的时钟必须具有低抖动特性。抖动S是触发器的一个时钟输入到另一个触发器的时钟输入之间的最大延迟。为使电路正常工作，抖动必须小于两个触发器之间的传输时间。 % g/ u" L# a* ~% `" ~4 I
- U F8 J/ b4 T' C# u* z9 s
| 
/1 
发表于 2018-12-28 09:41
收藏
淘帖
支持！
反对！