FPGA是ASIC设计者的一道普通难题？

relchhiclty

FPGA是ASIC设计者的一道普通难题？
1 C( D  I: d% t( M+ P$ i
    　随着开发 ASIC 与 SOC 的掩膜费用、复杂度和工具成本的上升，今天很多设计小组正在选用 FPGA 实现自己的产品设计。但是，在设计者跨出这一步之前，应从好、坏两个方面着手考虑多种因素。
9 }8 h" I( i4 o7 w4 m  z' m+ {　　要点：
　　* 设计者应听从 80% 的规则：如果你希望达到高性能目标，就要再以20%购买一种带有 LUT（查找表）的 FPGA。
　　* 最大的 FPGA 可以运行在 550 MHz。
4 z( b6 A( ?8 P! E9 B0 [4 g- M　　* 最大的 FPGA 有 33 万个逻辑单元，或大约等效于 1200 万个 ASIC 门。
　　* FPGA 供应商的综合工具效率不及商业 EDA 公司的 FPGA 综合工具。
　　* 当选择一种 FPGA 时，注意观察布局与硬接线宏结构；这些会带来能影响时序的布局挑战。
. ~: F1 x$ J7 ]+ m$ b  P
' \9 k. s; s7 N% a0 N) n　　过去 10 年来，FPGA 供应商在克服 FPGA 缺点方面取得了很大的进步，并从 ASIC 市场赢得了份额。在 90 年代末，FPGA 供应商增加了器件的容量，以抗衡中等规模 ASIC。然后在大约 2001 年，FPGA 供应商改进了器件的性能，与中等规模的 ASIC 竞争。尽管 FPGA 的功耗仍然远远高于密度与性能相当的 A
7 P' a! D. C+ ESIC，但去年，FPGA 供应商迈出了一大步，稳定了 FPGA 的功耗（参考文献 1）。
3 N* s7 f2 K& ?% A, B
, a( A- ?3 c* u3 K0 X; m$ Y

游客，如果您要查看本帖隐藏内容请回复

; B. f: k7 k  G) b9 w- x( ?

xuzwg

看看