|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
FPGA架构的功耗' S8 ?8 V8 a3 |* b1 X1 ^- K
3 {+ C3 Z# E: \0 |6 r" m减少FPGA的功耗可带来许多好处，如提高可靠性、降低冷却成本、简化电源和供电方式、延长便携系统的电池寿命等。无损于性能的低功耗设计既需要有高功率效率的FPGA架构，也需要有能驾驭架构组件的良好设计规范。
" ]9 D5 d# x1 B, P0 r* c9 Q5 e( ?6 I' Y) `
本文将介绍FPGA的功耗、流行的低功耗功能件以及影响功耗的用户选择方案，并探讨近期的低功耗研究，以洞察高功率效率FPGA的未来趋势。 4 g1 b9 y8 Y% r! _1 _
" y+ `: f8 ~3 M0 s
功耗的组成部分 % B9 ?( H' X3 x
9 ?4 J7 o1 j& h, q9 g5 _4 d' ~
FPGA的功耗由两部分组成：动态功耗和静态功耗。信号给电容性节点充电时产生动态功耗。这些电容性节点可以是内部逻辑块、互连架构中的布线导线、外部封装引脚或由芯片输出端驱动的板级迹线。FPGA的总动态功耗是所有电容性节点充电产生的组合功耗。 , f$ ^; ^, f# D g0 Y, \
' L) |/ B* G6 U. k% w
静态功耗与电路活动无关，可以产生于晶体管漏电流，也可以产生于偏置电流。总静态功耗是各晶体管漏电功耗及FPGA中所有偏置电流之和。动态功耗取决于有源电容一侧，因而可随着晶体管尺寸的缩小而改善。然而，这却使静态功耗增加，因为较小的晶体管漏电流反而较大。因此静态功耗占集成电路总功耗的比例日益增大。
/ ^- G2 T. l. b m" h
6 u' F( `1 [( V5 n/ I/ w9 B
( N6 f4 E. I( k% l: x6 J. @: }& m. M' j# I. ^
|
|
/1 
发表于 2018-12-25 10:08
收藏
淘帖
支持！
反对！