找回密码
 注册
关于网站域名变更的通知
查看: 263|回复: 1
打印 上一主题 下一主题

FPGA构建高性能DSP

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2018-12-25 10:07 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
FPGA构建高性能DSP4 z! N5 e7 v& P+ Q% P+ L

; d6 v" U) a7 O, g) L  R

在数据通信和图像处理这样的应用中,需要强大的处理能力。当最快的数字信号处理器(DSP)仍无法达到速度要求时,唯一的选择是增加处理器的数目,或采用客户定制的门阵列产品。现在,设计人员有了新的选择,可采用现场可编程门阵列(FPGA)来快速经济地完成设计。采用现场可编程器件不仅缩短了产品上市时间,还可满足现在和下一代便携式设计所需要的成本、性能、尺寸等方面的要求,并提供系统级支持。

FPGA的方案选择

        幸运的是,需要高性能DSP功能的便携式设备设计者还有其它选择。最近FPGA开始达到了应用所要求的成本竞争力。优选的FPGA方案可用来处理计算量繁重的高端DSP算法,同时还可为设计提供可编程逻辑解决方案所固有的灵活性特点,以及定制门阵列(如ASIC)解决方案所具有的高性能及集成度。

        增强DSP处理能力的传统方法是采用多个处理器。选择此类方案的缺点是成本昂贵,需要众多附加部件,并且功耗很大。此外,开发和调试多处理器软件通常会大大延迟产品上市时间。

        定制门阵列或标准单元方案可以提供所需的强大DSP处理能力,然而,这种方案是以损失灵活性为代价的,并需要相当的工程化投资。由于他们不可重新编程,固定逻辑器件在发生错误时很难补救,也不容易对解决方案进行优化。因此,定制方案的成本、风险以及所需要的开发时间,对许多应用来说都是无法接受的。

        FPGA与传统逻辑电路和门阵列具有不同的结构,FPGA利用小型查找表(16×1 RAM)来实现组合逻辑。每个查找表连接到一个D触发器的输入器,触发器再来驱动其它逻辑,或驱动I/O。这些模块间利用金属连线互相连接或连接到I/O模块。FPGA的逻辑是通过向内部静态存储器单元加载配置数据来实现的。存储在存储器单元中的值决定了逻辑单元的逻辑功能以及模块间或与I/O间的连接,并最终决定了FPGA实现的功能。FPGA的这种结构允许无限次的重新编程。

        FPGA还具有可扩展的优点,FPGA本身复杂性的提高远远超过最终产品要求的复杂性。最新的FPGA产品,例如Xilinx的Virtex-E系列,提供的系统门密度从58000门到最高320万门不等。最新器件的速度也大大提高。例如,1.8V Virtex-E器件比前一代产品快了30%,采用源同步数据传输结构,其I/O性能可达到622Mbps。

游客,如果您要查看本帖隐藏内容请回复


% S# j8 x" _- M0 [7 _0 f% t8 R! o: X
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-24 07:48 , Processed in 0.109375 second(s), 23 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表