找回密码
 注册
关于网站域名变更的通知
查看: 914|回复: 6
打印 上一主题 下一主题

[Cadence Sigrity] 这几天看于博士的高速信号,看到几个问题,自己找不到答案

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2018-12-20 09:46 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
1.对于高速信号,加串联电阻使边沿变缓有什么好处?5 y& ~: W: {5 Y: U" t' r
2.为什么有时候链路中间会串联电阻?
2 A  p( j2 E# U) D# i$ q3.为什么有些特殊情况下走线末端接收器以前要串接电阻?
: d( ?# Y# W) |: }% N& q9 \4.解决接收端信号边沿的回勾能不能用这个机理?9 l. j/ X/ n6 y( v

$ g) b) x5 F1 \3 S( U哪位大神有解
) t! V. g+ \9 T+ \
  • TA的每日心情
    开心
    2019-11-19 16:37
  • 签到天数: 1 天

    [LV.1]初来乍到

    2#
    发表于 2018-12-24 21:33 | 只看该作者
    本帖最后由 lixc2008 于 2018-12-24 21:37 编辑
    ) t/ i) \* D8 s' n5 Z# K; `: D* K* A3 F6 u2 Y1 l  T6 g( C  s
    1.边沿陡峭会,有过冲的风险,导致EMI超标、串扰;2.如果源端阻抗较低,可串联电阻,源端阻抗+电阻=传输线阻抗;" I9 J# _) ^7 H# V
    3.衰减反射能量;
    9 u2 I/ O$ X* V$ z4.不知道什么是边沿回勾;
    ; C- f' y& P& D高手请指正。
    ) [$ H3 q4 m! IY
    / [8 V# ?+ }+ ?( E, \4 ^8 Q

    该用户从未签到

    3#
    发表于 2019-1-4 15:55 | 只看该作者
    1.串联电阻,这个是匹配的一种,叫源端匹配。这个电阻的大小,等于传输线特征阻抗减去IC的输出阻抗。这个可以通过扫面仿真。来确定,也可以通过计算。
    . E) i" M: {6 r* S/ F2.链路中串联一个电阻。就是为了解决阻抗不连续,而采用的匹配的方法。
    8 n% s1 H! C1 l3 U3 C& K3.引起回钩的原理挺多,很重要的就是信号反射。串联电阻只是匹配的一个方法。还有其他匹配的形式。7 j( A3 r% e3 s+ r& ?0 V
    5 I2 \1 A. R; M6 D6 N, z
    这个是我对SIPI的一些认识。
    # _; h9 Q- I' P' W0 w. l, q
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-8-2 22:44 , Processed in 0.093750 second(s), 23 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表