EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
低功率CMOS无线射频芯片设计要点
无线通讯市场的趋势一直朝向低成本、低消耗功率、小体积等目标。短距离装置产品(Short-Range Devices )更在无线传感器网络(sensor network) 概念的推波助澜下,带动了射频芯片(RF IC)的需求量大增,射频收发器 (TRX)要达到低功耗设计,低电压工作是必要条件,然而,电路的效能与工作电压有关,在兼顾到效能与低功耗之间,是一个很大的挑战。近年来,RF IC之制作技术日新月异。高速、低功率组件更是众所瞩目之焦点,目前0.13um RF CMOS工艺的晶体管,fT 值可达到60 GHz,这表示CMOS晶体管有足够的能力来处理高频信号,所以产业界的主流几乎以RF CMOS 技术,致力于低功率RF IC的优化与研究。 本文将以笙科电子的2.4GHz IEEE 802.15.4 射频收发器 (适用于 Zigbee 标准,RF4CE则是基于Zigbee的遥控器应用规范) 为例,介绍超低功率CMOS无线射频芯片的设计概要,从电路设计到系统观点,向读者说明芯片设计和应用需要考虑的地方。该芯片设计考虑必须涵盖,通讯标准规格、电路的行为模式。在接收部分,介绍了2.4GHz 射频信号从天线接收后,进入LNA放大信号,经由Mixer,Filter,Limiter,RSSI,最后到达数字解调器,最后把接收数据存入RX- FIFO。另一方面,TX-FIFO内的数字信息经过VCO与双点差异积分调变器(two-point delta-sigma modulation) 调变,把调变后的射频信号透过PA放大,最后经由天线辐射出去,本文亦会从系统观点,提出天线与PCB硬件设计重点,加上软件控制,协助读者理解如何透过 A7153实现低功耗的Zigbee 或 RF4CE射频网络。
|