找回密码
 注册
查看: 574|回复: 3
打印 上一主题 下一主题

低功率CMOS无线射频芯片设计要点

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2018-12-14 13:30 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
低功率CMOS无线射频芯片设计要点

无线通讯市场的趋势一直朝向低成本、低消耗功率、小体积等目标。短距离装置产品(Short-Range Devices )更在无线传感器网络(sensor network) 概念的推波助澜下,带动了射频芯片(RF IC)的需求量大增,射频收发器 (TRX)要达到低功耗设计,低电压工作是必要条件,然而,电路的效能与工作电压有关,在兼顾到效能与低功耗之间,是一个很大的挑战。近年来,RF IC之制作技术日新月异。高速、低功率组件更是众所瞩目之焦点,目前0.13um RF CMOS工艺的晶体管,fT 值可达到60 GHz,这表示CMOS晶体管有足够的能力来处理高频信号,所以产业界的主流几乎以RF CMOS 技术,致力于低功率RF IC的优化与研究。

  本文将以笙科电子的2.4GHz IEEE 802.15.4 射频收发器 (适用于 Zigbee 标准,RF4CE则是基于Zigbee的遥控器应用规范) 为例,介绍超低功率CMOS无线射频芯片的设计概要,从电路设计到系统观点,向读者说明芯片设计和应用需要考虑的地方。该芯片设计考虑必须涵盖,通讯标准规格、电路的行为模式。在接收部分,介绍了2.4GHz 射频信号从天线接收后,进入LNA放大信号,经由Mixer,Filter,Limiter,RSSI,最后到达数字解调器,最后把接收数据存入RX- FIFO。另一方面,TX-FIFO内的数字信息经过VCO与双点差异积分调变器(two-point delta-sigma modulation) 调变,把调变后的射频信号透过PA放大,最后经由天线辐射出去,本文亦会从系统观点,提出天线与PCB硬件设计重点,加上软件控制,协助读者理解如何透过 A7153实现低功耗的Zigbee 或 RF4CE射频网络。

  

游客,如果您要查看本帖隐藏内容请回复


该用户从未签到

4#
发表于 2019-5-16 13:48 | 只看该作者
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-5-29 09:02 , Processed in 0.093750 second(s), 23 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表