用ISE System Generator与Matlab联合开发FPGA

fanichicl

用ISE System Generator与Matlab联合开发FPGA
8 W& s! R4 V/ S5 }  I
$ c1 R2 d0 ]6 d3 z. n7 M, [

1. 软件版本问题
Matlab这里有个版本限制，即ISE/System Generator12.1只能完全支持Maltab2009a/b，对Maltab2010a只能beta支持。

ISE版本为Xilinx ISE Design Suite 12.1（提示：在ISE_DS\ISE\sysgen目录下，包含System Generator12.1，但是那个著名的AccelDSP组件找不到了，据说AccelDSP项目暂停，不清楚具体原因，猜测是战略调整）。
备注：
; y$ v' b8 O& WACCEL DSP的确是很好用，但是ISE12.1以后的版本已经不支持这个软件了，所以建议大家最好寻找替代品。
  P* F) P. U" X+ I另外，Matlab的generate HDL coder工具和ACCEL DSP的不同是：ACCEL DSP直接写.m文件就可以生成了，但是Matlab中就得用simulink，比较麻烦。。。

$ e7 R# M* l5 G0 B" F- A& L2. 软件安装
" m9 t3 }" ?* n! |; L/ ^9 G+ p首先是安装Matlab，这里要注意的是Matlab的安装路径必须与英文开头，中间可以包含数字；其次是路径中不能有空格（貌似有空格也可以），否则System Generator将无法识别Matlab的路径。

然后安装ISE 12.1,完成之后点击“C:\Documents and Settings\All Users\「开始」菜单\程序\Xilinx ISE Design Suite 12.1”里面的“System Generator MATLAB Configurator”，如果Matlab安装正确，System Generator会识别出Maltab，否则需要手动选择Maltab的路径。

3. Enjoy it！
打开Matlab→Simulink，可以发现左侧的Simulink Library Browser出现了Xilinx的三个工具箱菜单：Xilinx Blocket，Xilinx Reference Blockset，XilinxBlockset。
如果是第一次打开Xilinx的工具箱菜单，需要有一个建立Xilinx缓存的过程，时间比较长，要把它当成电脑的假死。

4. 开发流程简述
8 w. f- \% I1 S; \; n( P$ @首先，每个工程里面都要有一个System Generator的工具箱（在Xilinx Blocket—tools里面），在这里可以配置的有
[1]. System Generator生成的工程类型，比如ISE工程、EDK工程等，甚至可以直接生产.bit配置文件；
2 S) q" E3 j/ E' m[2]. 器件的型号，包括封装、速度等；
. s% p8 q* U- k# j* \4 G) G" A[3]. System Generator的输出路径（文件夹）；
+ e4 }$ G( h; Y# b5 \+ a[4]. 综合工具（如XST、Synplify等，经常找不到Synplify，干脆就XST好了）；
8 h9 G$ p, J9 y* X* Z9 ~: H6 ~( U[5]. 编程语言选择：只有VHDL和Verilog HDL；
. O. N1 K2 a& }1 T4 L- c( b5 F[6]. 可以选择是否生产测试文件；
4 S) N, B* v7 Q1 e[7]. 配置FPGA的时钟，并选择时钟管理方式，这里给出了时钟管脚的配置，不过应该先不填，不然在后面的综合中会有很多警告；其次是若选择了DCM方式，则只能支持Virtex4\5的器件（用Spartan3、3E编译时提示的；奇怪是为什么没有说支持最新的Spartan6、Virtex6器件）；
' l% Q7 d$ `! K[8]. 最后是选择Simulink的仿真周期，以及各个模块的显示方式（比如选择default显示各个模块的默认值，选择Sampling Frequency则在各模块的输入输出引脚上显示其时钟频率，如50MHz、10MHz等）。

完成System Generator的配置之后，剩下的仿真环境的搭建、运行步骤和Simulink的普通应用是一样的，只不过必须是从Xilinx的菜单下拖出来的模块才能被物理实现（即可综合）；对应Simulink库中的其他模块和Xilinx模块之间的连接，要使用Gateway In和Gateway Out做为接口。
搭建完整个系统之后，把需要观察的变量通过Gateway Out接到示波器上，点击Simulink的运行按钮，就可以观测结果了。System Generator的差错机制非常严格，即使是数据位数不对都会停止仿真并报错。
仿真无误之后，可以运行的操作更加丰富，比如调用Modelsim进行仿真（System Generator的输出文件夹中已自动生产了.do文件），调用Resource Estimator预估资源（过程比较漫长，因为需要综合等过程）等。完成之后在System Generator工具箱中点击generate，就可以在输出文件夹中生产ISE的工程了(.xise)。

; b/ r. Y: b' Y打开生产的ISE工程，接下来的操作跟平时没有什么区别，只不过这里的代码全部是自动生成的：）。当然，还有一点需要特别交待的就是，生成的工程中的约束文件中，只有时序约束，是没有管脚约束的（虽然没有管脚约束，也可以综合、映射、生成下载文件，有点奇怪）。可以给工程添加输入输出、信号，然后在Floorplan里面分配管脚。再经过综合、映射、生成下载文件，烧写到PROM里面，就可以运行了。

; I* G7 P8 k3 _' u" j! T- e最后附上一点在System Generator开发、调试过程中的一点小经验：
[1]. 一些Xilinx Blocket没有的逻辑结构，比如说case---switch语句，用模块搭比较麻烦，这时可以用Matlab的m文件书写，并保存为Matlab的函数，然后使用XilinxBlocket的Mcode模块调用，这样比搭模块还要简单的多；
; i& e9 |# T, z/ T3 W; Q; R[2]. 浮点数的处理是个大麻烦，幸运的是Xilinx Blocket提供了Xfix语句，可以将浮点转换为需要的宽度、位数的定点，比如a = xfix({xlUnsigned, 8, 3}, 1.53)，就把浮点数1.53转换为无符号数，其前8位代表整数，后3位代表小数；
: a+ y) Q% X1 X7 N; J: W. Z[3]. Xilinx Blocket一些模块是不消耗硬件资源的，比如scale模块；另一些则是消耗的，比如shift模块；这些详细说明在每个模块的帮助里面都有；
' _# B( W! \$ }: G[4]. Xilinx Blocket中有的模块，不一定在所选择的器件上适用，比如DSP48、DSP48E等，此时需要结合具体器件的特点。

helendcany

不错 谢谢分享