FPGA的边沿触发和电平触发中断模式

yxlk

FPGA的边沿触发和电平触发中断模式

所有的入门的屌丝都是知道处理器中断模式是两种是边沿触发和电平触发。

/ m& s& n# s$ G( l

边沿触发用的很少，一般还是以下降沿触发为主。当设备完成一个数据后，会输出一个下降沿，触发处理器。而电平触发，是输出一个电平，并且会保持这个电平， 至到系统处理或者清除该中断后才会输出另外的电平。

: R0 a. M5 K7 o  u1 g; t

在fpga经常会遇到AXI总线或者AVALON总线，总线接口经常是电平触发。如果fpga一端是主控一端。需要设计中断触发状态机以及清除中断操作。

% i( Y" I& }8 G) K- |4 n# A& N& H& D

游客，如果您要查看本帖隐藏内容请回复

* e5 H3 O% g7 v
% _4 A- z3 N3 _5 N$ q6 o0 m

helendcany

学习一下