VHDL程序包问题

House · 发表于 2018-12-3 09:24

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

VHDL程序包问题
VHDL程序包里的过程和函数有声明有实现，其他地方可以直接调用，但是关于component为什么只能有元件声明，而没有元件实现呢？
这样别的程序包含这个程序包也不能使用这个元件了吧？  元件实现要在哪里写呢？能举个例子
不知道这么写合不合规矩，只是这样可以使用
--Filename             : ll_pkt.vhd
--Author             : kalo
--Description       : something for my own use

library IEEE;
use IEEE.std_logic_1164.all;

package ll_pkt is

      -- A component for reset signal sync output
      component RST_SYNC
      port (
                     Clk             : in std_logic;
                     R_async       : in std_logic;
                     R_sync       : out std_logic
            );
      end component;
end ll_pkt;


--------------------RST_SYNC----------------------------------
library IEEE;
use IEEE.std_logic_1164.all;

entity RST_SYNC is
      port(
                     Clk             : in std_logic;
                     R_async       : in std_logic;
                     R_sync       : out std_logic
            );
end RST_SYNC;

architecture BEHAVIOR of RST_SYNC is
      signal reg_L1 : std_logic;             --latch async reset signal level 1
      signal reg_L2 : std_logic;             --latch async reset signal level 2
begin
      R_sync <= reg_L2;                      --reset signal out

      Main : process(Clk, R_async)
      begin
            if (R_async = '0') then
                     reg_L1 <= '0';
                     reg_L2 <= '0';
            elsif (Clk'event and Clk = '1') then
                     reg_L1 <= '1';
                     reg_L2 <= reg_L1;
            end if;
      end process;
end BEHAVIOR;
---------------------------------------------------------------

----------------------package body for other types--------------
package body ll_pkt is
      ----
end ll_pkt;

Demyar · 发表于 2018-12-3 14:27

受教了

帐号		自动登录	找回密码
密码			注册

VHDL程序包问题

EDA365欢迎您登录！

浏览过的版块

推荐内容 /1