找回密码
 注册
关于网站域名变更的通知
查看: 2428|回复: 9
打印 上一主题 下一主题

ee问题请教

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2009-3-18 21:15 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
把原理图转到expedition的时候有下列错误

QQ截图未命名.jpg (51.42 KB, 下载次数: 4)

QQ截图未命名.jpg

该用户从未签到

2#
 楼主| 发表于 2009-3-18 21:16 | 只看该作者
点击那个黄色的按钮后出现:

QQ截图未命名2.jpg (18.68 KB, 下载次数: 4)

QQ截图未命名2.jpg

该用户从未签到

3#
 楼主| 发表于 2009-3-18 21:17 | 只看该作者
Packager
% e$ b$ j. g  ~4 N! {                                    --------$ n0 ]) \8 h4 q, W1 c7 w

& w1 |& \1 \/ j( U: g' q0 I                       09:11 PM Wednesday, March 18, 2009. L9 Z) e* M# ]2 s4 \
              Job Name: F:\新建文件夹 (2)\rfsdfdsfsf\rfsdfdsfsf.prj: e; q/ j4 t* O$ q1 H) r1 s
5 s7 P9 N6 U: b9 b

# F: x3 F; D8 v2 P     Packager     Version: 020806.00- r, |6 g2 @7 b% B) \0 y7 T* F

8 v' p7 T0 E/ P5 i. l4 [: ]1 _4 @        Commandline is: "C:\MentorGraphics\2007EE\SDD_HOME\wg\win32\bin\Package.exe -j"F:\新建文件夹 (2)\rfsdfdsfsf\rfsdfdsfsf.prj"  -n"Design1" -Add "
) f2 V5 ^. {( }- M( ]0 i6 {$ {5 K( {7 A
     The Common Database is at "F:\新建文件夹 (2)\rfsdfdsfsf\database".
% P$ F/ w4 P+ Y, K# T8 L" j4 _* N) t' z  A
     The Root of this design is "Schematic1".
  a9 |$ X. y- F. B4 g
0 i2 r# `' x4 L6 m     The Front End Snapshot of this design is "DxD".0 l+ P: k- F% m/ ?. l% ?

. c( [, p# D4 s" j     The PCB Design Path of this design is at "F:\新建文件夹 (2)\rfsdfdsfsf\PCB\Design1.pcb".
' B& v$ ]! Z) ]5 A% l$ w  R, u/ {0 h% K: x( i+ ~) @# Z; Z; L9 O5 g, N
     The Central Library is at "F:\新建文件夹 (2)\EE2007_DX-Expedition.Central Library-o\EE2007_DX-Expedition.Central Library.lmc".
! p1 x. M. O& t4 Y6 L. y+ d8 k4 L" V3 y# X
     Unable to determine the Disable Repackage status.
( |  y  i) S. E' {" s  Z5 x     !Repackaging will be allowed!6 U" A" D, U* N$ U; G5 ~5 t

+ a; P( k" p/ @1 B, b     The PDBs listed in the project file will be searched to satisfy the parts% J8 X" Y! Y7 M3 ?
      requirements of the iCDB only for parts not already found in the, b. }3 M# O1 e, g( E- _) T
      Target PDB.3 }6 U* O5 R$ c1 W5 `, E

( J1 D: K8 U* [. Q% D     The AllowAlphaRefDes status indicates that reference9 U# b: U7 W' U8 [) U
      designators containing all alpha characters should be deleted7 a3 \$ v* f0 u1 r0 U
      and the relevant symbols repackaged.5 y. l5 ^% Q, N' A3 q; @9 c

) ^1 i2 S! f) j  a+ I     The cross mapping of symbol pin names to Part Number pin/ x% E5 Y+ P0 w: w6 w2 U0 r. c
      numbers will be checked for packaged symbols and mapped correctly
* m: ~" ~% B1 M/ @3 e* i      for unpackaged symbols.
7 j4 {8 E+ O/ Q5 x
# n  z; ]  a2 w4 {2 M5 Y3 L     Properties that have been checked off in the Property Definition Editor. x$ `' \( b' V) v0 L
      found at Library Manager/Common Properties will be checked for value
) c5 m/ ~5 |7 s0 d7 @      differences between the PartsDB and the non-null properties on symbols.3 w1 M& X/ M4 y0 y' F% C5 G
     Those properties checked off (other than Part Number)
% e4 P6 U4 a7 i9 t! H      will not be transferred from the PartsDB to symbols.) P0 b! X" J- z( R6 E$ o: `
     The following properties were checked off in the Property Definition Editor:
! `0 x, C+ R3 P( W9 H9 H" }       "ICX_PART_MODEL"
$ w, R8 c; r% F& P) `% ?# A       "Spice Lib Name"
* O7 v  D+ M: x8 Z       "Spice Subckt"
& v6 u) g2 c/ X) S       "Spice Lib Path"9 N- N7 n6 a% |+ X
       "Use Verilog"
; e/ u3 _% M3 J# q8 v: H' V) |, c" w       "Probe"
6 |: W8 C  P/ E' H       "Prefix"
' Z  s% [, X; f7 _       "PARNAM"
6 s' Z" u* g$ {* G! u& t4 _7 N1 C2 l       "Order"
7 T' Y& B, A; y& t4 n( ]       "No Pins"
: Z# F' f5 T$ L/ ^8 q7 N' I% c2 N. @       "Model"
9 u5 M/ z* k: z% g/ N       "Load"2 v( u5 e: {2 N7 j  R8 s
       "LIBRARY"
, J* B& @  c# _- ?4 j: j' q       "Generator"5 q" x* |7 J" h1 h1 z- i
       "File"
( z+ d% {4 b7 c- r, v       "Bulk"
6 w* p( j% y) t3 I* X1 [       "ADMS Library"; e% a4 _4 R  ?1 [6 b
       "Parametric"
0 y- m& y( a6 C       "Value2"$ M% p' M$ p' [! ~& y
       "Tech"$ F/ Z0 Q* _: D4 x9 f" @+ P
       "IBIS"
4 ^- }. _/ [* G/ k# z4 s: V+ H       "VHDL Model"* Z! F% S9 C/ D* ^" ~2 k9 d
       "Verilog Model"4 }6 _) `- O4 R" Z
       "Simulation Model"
* Q$ {2 T- N$ _4 ~) n- F       "Value"- V6 L% h- G+ j

! e# |, o7 U8 A5 [- u/ y7 D2 ~8 {8 s) x! i

! q; o7 F0 J3 E     Common Data Base has been read0 s+ T( }5 L6 B$ V8 {' J6 t2 h

; j& q9 `/ G! {     Target PDB Name: Integration\LocalPartsDB.pdb3 s! E6 p1 |( z  n) L1 K. E

' H+ g% [' Z( J% _( c0 J& _     ERROR:  Unable to open Source Parts Data Base F:\新建文件夹 (2)\EE2007_DX-Expedition.Central Library-o\PartsDBLibs\Module-Through.pdb for reading.- j8 q; L5 s$ N/ O. B, e
      Suspending getting parts by Part Number.
4 x& v& E% \, o$ O- ?- [/ D
; [% l4 X8 W; g# \     ERROR:  Unable to create local PDB+ F* c  r  k) o$ K( O5 v

) Y8 `. W9 i9 Z5 J( z9 _6 k! z     ERROR:  Problem Making Local Parts DataBase
; C  @" r; e8 m3 Q9 R9 ^
5 |$ o% l% D4 k9 ?, ]$ c
! Q. A" Q- o# n) g" Q$ S     Testing of Packaging is being terminated with 3 errors and 0 warnings.% _- {- G: a- |
      Design has NOT been packaged.! c: T" n8 G* ]7 w4 ^

" d: w  Z  B" G5 K! O     There have been 3 errors.

该用户从未签到

4#
发表于 2009-3-19 18:36 | 只看该作者
pdb中元件没找到导致的吧,是不是cdb流程 没有生成parts?

该用户从未签到

5#
 楼主| 发表于 2009-3-20 19:31 | 只看该作者
有parts,是cdb流程!

该用户从未签到

6#
发表于 2009-3-20 23:20 | 只看该作者
路径中不能包含中文吧

该用户从未签到

7#
 楼主| 发表于 2009-3-21 16:56 | 只看该作者
包含中文路径的话symbol editer不能用!但是原有的part什么的可以用,只是symbol不能修改而已

该用户从未签到

8#
发表于 2011-11-12 16:45 | 只看该作者
版主,遇到你2年前的问题,怎么解决?能不能给个简单的工程,哪怕是一个元件都行,主要学习一下流程,怎样从原理图到PCB

该用户从未签到

9#
 楼主| 发表于 2011-11-12 22:01 | 只看该作者
finezhang 发表于 2011-11-12 16:45 4 w3 [4 v9 i  L
版主,遇到你2年前的问题,怎么解决?能不能给个简单的工程,哪怕是一个元件都行,主要学习一下流程,怎样从 ...
: e' R4 u' I% l  _
{:soso_e153:} 两年前的东西不知道当时是什么原因了!{:soso_e141:}

该用户从未签到

10#
发表于 2011-12-7 16:56 | 只看该作者
哎,一样 最近遇到此问题,我是库定义的时候,没有在SYM中定义PART NUMBER,搞了半天
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-8-4 11:53 , Processed in 0.140625 second(s), 27 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表