附图是一个用示波器抓的一个液晶驱动的时钟信号与CE信号

mengzhuhao

附图是一个用示波器抓的一个液晶驱动的时钟信号与CE信号
前8位是引导码41H，在最后一位引导结束后CE成高电平
# i/ C- ]1 h2 {" H8 k# J此时clk会保持一段时间高电平
后续就是数据+控制码了 一共156+4=160个
, i. K3 s, R+ d有些不清楚的地方就是
- S+ z" z9 h9 I  a7 g% v在数据传输过程中为何是3个短脉冲+1个长脉冲？这是基于啥考虑？

Juger

我是外行人，说说自己的看法
下面是我看到的CLK信号
0101 0101   0101 0101   1101 0101   1101 0101 1101 0101 1101 0101
即3333 B3B3 B3B3 B3B3 B3B3
没有看到楼主所说的引导码41H
7 C6 z' s! v# B/ D7 B5 ^
: |/ s, I+ T  H) _6 ^我的分析是之前总线处于休眠节能状态
; |9 D' [4 y* m4 U$ D8 N) }* y最初的3333是为了唤醒芯片并同步，这16位信号结束后CE（Chip Enable）变为高电平，芯片使能
/ _, h4 k4 g( x, W7 M8 j+ n3 G之后CLK每次以连续的2位高电平作为起始位，高低电平交替作为时钟信号！