本站微信 收藏本站 设为首页
 找回密码
 注册
关于网站域名变更的通知
EDA365电子论坛网»电子社区 › 研发技术版块 › FPGA|CPLD论坛 › 基于Verilog HDL的通信系统设计之Verilog的基本知识
返回列表 发新帖
查看: 501|回复: 1
打印 上一主题 下一主题

基于Verilog HDL的通信系统设计之Verilog的基本知识

[复制链接]
Allevi
  • TA的每日心情
    开心
    2019-11-19 15:19

    • 签到天数: 1 天

    [LV.1]初来乍到
    跳转到指定楼层
    1#
    发表于 2018-11-16 11:25 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

    EDA365欢迎您登录！

    您需要 登录 才可以下载或查看，没有帐号？注册

    x
    基于Verilog HDL的通信系统设计之Verilog的基本知识
      j: e. F+ O- ? & ?, _1 V" L- b7 }* U
    1 Z6 V, G2 U( ^6 B7 H! t- H$ g
    * i% [, |, }- \
    3 g0 {  X' v5 k: |: }7 M0 s  g1 t" ?

    + a% C. `* G3 R/ m / v' o- q7 [; I

    ! U6 g- x2 k0 k/ r 0 B9 |# W2 d9 d

    / X& o+ s* F% k/ `1 c. e' b
    % l/ {# b' D' H# G# s
    2 u7 y  a+ ]5 p  K 2 \* ?* i1 z1 [" M
    , {) i5 G4 }( o% D  R4 `9 [& R

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复

    举报

    EDA365微信号及QQ群号！
    返回列表 发新帖
    高级模式
    B Color Image Link Quote Code Smilies
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-7-23 10:41 , Processed in 0.109375 second(s), 26 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表