本站微信 收藏本站 设为首页
 找回密码
 注册
关于网站域名变更的通知
EDA365电子论坛网»电子社区 › 研发技术版块 › FPGA|CPLD论坛 › 基于Verilog HDL的通信系统设计 ——简单逻辑电路的实现
返回列表 发新帖
查看: 424|回复: 1
打印 上一主题 下一主题

基于Verilog HDL的通信系统设计 ——简单逻辑电路的实现

[复制链接]
Allevi
  • TA的每日心情
    开心
    2019-11-19 15:19

    • 签到天数: 1 天

    [LV.1]初来乍到
    跳转到指定楼层
    1#
    发表于 2018-11-15 09:57 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

    EDA365欢迎您登录！

    您需要 登录 才可以下载或查看，没有帐号？注册

    x
    本帖最后由 Allevi 于 2018-11-15 09:58 编辑
    1 p4 E4 z6 u* L6 b3 u
    3 X5 ~& S& h3 }2 g基于Verilog HDL的通信系统设计 ——简单逻辑电路的实现( b- s( _% p6 I3 l6 S
    * W  n; X2 G) h/ a- H& R$ z

    2 ?+ s8 E: J0 D
    . o: |1 I( |) x2 t 0 u$ h/ |' K/ g- S6 u3 {
    " x8 q' i1 S4 T( C/ e; N$ S) ?
    ' u" w# c# }  a4 b9 s* M" j. S- y
    9 t  ~' D: I& \0 a0 s: i
    2 Q( z. ]5 @; M

    0 J. k% n0 c* V! f8 v   A* c0 s, }) c- \( K+ C

    0 @4 a# ]/ k* \ $ l) v( Y/ P) t/ J, j. b

    : W2 |4 ]2 P" @" p3 x : m5 }# _( W  J' m
    ; W- T% @4 S" e" c

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复

    举报

    EDA365微信号及QQ群号！
    返回列表 发新帖
    高级模式
    B Color Image Link Quote Code Smilies
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-7-23 10:29 , Processed in 0.125000 second(s), 26 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表