I2S的SCLK与LRCK的疑问

mengzhuhao

I2S的SCLK与LRCK的疑问
; O8 n" k6 c$ T3 A4 R: G2 P# {% x
例如取样率是48khz
0 ?' z: _2 u" fbit位是24
8 N- ]4 F" \" y3 t' I
那么用于SCLK的频率是不是就是=2*48*24=2034khz？
6 j; s( Y& x6 m6 u. R, p2 [, BLRCK就是48khz
那么有个不清楚的地方就是
以左通道为例，使用i2s模式，从第二个开始，每个SCLK下降沿的地方会有个数据输出，那么当输出完24位数据后，其余的就不发送数据了？
在我读取一个wav格式文件，做数据并串转换的时候在周期的读取控制时序上是那个来实现呢？
芯片使用的是WM8731

mengzhuhao

有个地方我理解错了
0 h% s" Y% z# ?6 u7 h; k5 a+ M
这里应该是SCLK=2*48*32=3072khz？
* }6 ~7 ^" v& f; W" N& w+ X$ n
如果使用i2s格式 支持32位
而i2s模式是从第二个时钟开始取数据，
9 W4 }4 r/ t. k在LRCK的通道内有32个SCLK时钟

那么这样传数据的话，最后的一位传导哪里去了呢？

inspiron1501

我也正在研究Altera的开发板，正在写I2C的code，还没有研究到你那么深的层度，帮不上你了。

东星耀阳孟

好像没那么严格