本站微信 收藏本站 设为首页
 找回密码
 注册
关于网站域名变更的通知
EDA365电子论坛网»电子社区 › 研发技术版块 › ARM|DSP嵌入式论坛 ›  ARM公司的Verilog排错文档
返回列表 发新帖
查看: 354|回复: 1
打印 上一主题 下一主题

 ARM公司的Verilog排错文档

[复制链接]
A-Lin

该用户从未签到
跳转到指定楼层
1#
发表于 2018-11-1 09:28 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录！

您需要 登录 才可以下载或查看，没有帐号？注册

x
ARM公司的Verilog排错文档
4 f- [! C8 I2 \2 O
《The Dangers of Living with an X (bugs hidden in your Verilog)》7 f- y4 s- [, O0 L/ @& R  m% X: j
Version 1.1
  A9 y% s9 A9 P3 B" H/ J1 zPrincipal Verification Engineer  Mike Turpin3 P1 F  [- [$ h
ARM Ltd., Cambridge, UK/ u% O5 b) k3 b; M7 }9 F
游客，如果您要查看本帖隐藏内容请回复
$ A8 F1 x$ r) p- Q: G& N4 K

下载资料威望不够？点击查看获取威望的N种方法>>
回复

举报

EDA365微信号及QQ群号！
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-11-24 16:23 , Processed in 0.187500 second(s), 26 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表