VHDL语法简单总结

Zedd

- D9 b( i! W: X4 E! S

VHDL语法简单总结

       一个VHDL程序代码包含实体（entity）、结构体（architecture）、配置（configuration）、程序包（package）、库（library）等。
( a$ I4 A( x+ K, G
: e6 P: V4 U; U; Q1 p7 p
# H& V  F" w) q0 }一、        数据类型
1.用户自定义数据类型
使用关键字TYPE，例如：
" |' R5 ?* m0 W' G; YTYPE my_integer IS RANGE -32 TO 32;
–用户自定义的整数类型的子集
TYPE student_grade IS RANGE 0 TO 100;
–用户自定义的自然数类型的子集
TYPE state IS (idle, forward, backward, stop);
0 L) N0 R& C8 f; L4 N5 ~4 S–枚举数据类型，常用于有限状态机的状态定义
一般来说，枚举类型的数据自动按顺序依次编码。
2.子类型
在原有已定义数据类型上加一些约束条件，可以定义该数据类型的子类型。VHDL不允许不同类型的数据直接进行操作运算，而某个数据类型的子类型则可以和原有类型数据直接进行操作运算。
# }5 g# m2 d9 c: o子类型定义使用SUBTYPE关键字。
3.数组(ARRAY)
; K8 h& u2 J7 Z! iARRAY是将相同数据类型的数据集合在一起形成的一种新的数据类型。
TYPE type_name IS ARRAY (specification) OF data_type;
3 x% }0 F; ]& Q+ t5 A3 a" y–定义新的数组类型语法结构
/ a! S9 }$ b; [5 `0 V) W2 E- u8 ~0 TSIGNAL signal_name: type_name [:= initial_value];
–使用新的数组类型对SIGNAL，CONSTANT, VARIABLE进行声明
0 H0 E; |8 X' s  w* C* X- D" v例如：
5 ], o! z( W. @4 Y$ eTYPE delay_lines IS ARRAY (L-2 DOWNTO 0) OF SIGNED (W_IN-1 DOWNTO 0);
0 v4 Z+ x( b/ x–滤波器输入延迟链类型定义
TYPE coeffs IS ARRAY (L-1 DOWNTO 0) OF SIGNED (W_COEF-1 DOWNTO 0);
–滤波器系数类型定义

游客，如果您要查看本帖隐藏内容请回复

8 m0 Z, c: {! R0 U3 f; ]8 t3 \3 L

leleeda

谢谢分享