VHDL语法简单总结

Zedd

: p( `2 o- K  }! z8 x9 l9 A

VHDL语法简单总结

       一个VHDL程序代码包含实体（entity）、结构体（architecture）、配置（configuration）、程序包（package）、库（library）等。
3 G+ w5 n9 V$ r% e! a9 x1 V1 A
" F0 |9 C2 B! Y& e
0 ?+ L/ v- @) O8 ~. k1 l; w, D一、        数据类型
. O' u; b4 [  w! h7 }+ ^1.用户自定义数据类型
( Y3 \! r$ t3 p3 i4 L/ M8 ^使用关键字TYPE，例如：
& G* E& S- g+ w- \+ `TYPE my_integer IS RANGE -32 TO 32;
% B% ]3 w$ x  J. Q: t) x% n–用户自定义的整数类型的子集
TYPE student_grade IS RANGE 0 TO 100;
  t. M1 B3 j2 r$ k' y–用户自定义的自然数类型的子集
TYPE state IS (idle, forward, backward, stop);
2 A  ]4 s9 e# K) n. @–枚举数据类型，常用于有限状态机的状态定义
一般来说，枚举类型的数据自动按顺序依次编码。
2.子类型
2 @4 h+ @/ W* K$ l9 H4 o9 ?在原有已定义数据类型上加一些约束条件，可以定义该数据类型的子类型。VHDL不允许不同类型的数据直接进行操作运算，而某个数据类型的子类型则可以和原有类型数据直接进行操作运算。
$ y( A$ W/ Q2 Q, m子类型定义使用SUBTYPE关键字。
1 P: a8 f1 o9 f4 ?* T3 d3.数组(ARRAY)
ARRAY是将相同数据类型的数据集合在一起形成的一种新的数据类型。
. W7 b& X$ |8 }' k9 o3 BTYPE type_name IS ARRAY (specification) OF data_type;
–定义新的数组类型语法结构
SIGNAL signal_name: type_name [:= initial_value];
; |) d2 E1 o' Y4 Q& l  V–使用新的数组类型对SIGNAL，CONSTANT, VARIABLE进行声明
1 u- L+ S' z4 y; e3 j/ M例如：
6 T  z- l# ]: J& S  ZTYPE delay_lines IS ARRAY (L-2 DOWNTO 0) OF SIGNED (W_IN-1 DOWNTO 0);
–滤波器输入延迟链类型定义
TYPE coeffs IS ARRAY (L-1 DOWNTO 0) OF SIGNED (W_COEF-1 DOWNTO 0);
–滤波器系数类型定义
# m; H& o6 r1 i( ^

游客，如果您要查看本帖隐藏内容请回复

leleeda

谢谢分享