2个示例，给你正确使用LVDS隔离器进行测量的方法

House

2个示例，给你正确使用LVDS隔离器进行测量的方法

为了在恶劣环境下保护模拟前端或外部工业背板/通信端口以便提高自动化程度，需要进行鲁棒性增强隔离。利用iCoupler® 600 Mbps LVDS直接数字隔离器实现隔离，无需进行任何解串或额外的设计工作和信号调理。今天我们就从两个示例来看看“如何利用LVDS隔离器实现普适测量和控制”。 $ h* Q6 ~% A  V4 R0 T / Y0 R+ a  c' P( m/ j☑ 示例1：隔离式工业背板 对于当今的PLC和I/O模块，由于系统需要更精密的测量和控制，必须使用更高带宽的背板来支持更多模块，以增加输入和输出数量。由于模块数量增多，我们自然希望通过电缆互连连接背板的各部分。 9 d0 v5 t7 \5 i% k2 P* m8 J - p9 I$ W# J/ ~9 E使用下图所示的ADN4651 LVDS隔离器，高带宽和必要的高鲁棒性都能提供。对于电缆互连，一个相关的问题是：电缆能有多长？这取决于多种因素，其中之一是数据传输速度有多快。 4 g: k  L. j) u4 Y; c* T$ _ 7 u: B# W; p- B. W解决“多快和多远”的问题之前，必须谈谈抖动 : |: o* L' Z6 \) G& l抖动指边沿跃迁与其理想时间的时序偏差，在下图中，它表现为无限延伸的示波器迹线上的边缘“模糊”。 3 Z$ g; C; y5 }& R, H* t : H& r0 q% f% ^3 [, M总抖动包括两个分量：一个是随机或无界分量，一个是有界的确定分量。这意味着，峰峰值总抖动会因为观测的转换时间而增加，或者与样本大小有关。 * m/ a# W0 }5 ]' \) I8 Z2 s; Z- r6 k对于应用中的完整LVDS链路，必须考虑信号链中每个元件的抖动，包括LVDS驱动器的源抖动、LVDS隔离器增加的抖动，以及来自PCB、连接器和互连的抖动，互连可以是电缆或PCB走线。将所有抖动值相加会高估信号链的抖动，理想情况是，把有界的确定抖动值代数相加，而随机抖动值则是以均方根相加，然后将两者合并，得到给定误码率的总抖动值。 + C4 _8 W, s7 ?; c 下图显示了抖动对距离和数据速率的影响。蓝色条说明，随着数据速率提高，位时间缩短。 : u; Z3 \9 `+ c! B* O+ u0 d/ ~5 B 就鲁棒性而言，必须考虑多种环境风险，包括静电放电或浪涌等EMC事件；还必须考虑隔离能力，也就是隔离栅能承受多大的瞬变电压和多大的永久电压偏移，即工作电压。另一方面是瞬变期间的数据完整性，这是由共模瞬变抗扰度额定值来保障的，该参数用kV/μs来标准，对应于隔离栅发生瞬变事件时可以接受的最大压摆率。 器件测试的系统要求 为了将系统要求与隔离器件能力联系起来，必须根据相关系统标准来解读。对于数字隔离器，正在制定的标准是IEC 60747-17，它根据隔离器的全寿命数据和超过额定值的测试要求来保障工作电压。 & Y' i4 ]- W/ t" v! J7 t 隔离封装要求 ) G# U9 j3 w+ Y 3 s% Z1 b7 g5 W7 j隔离封装也必须达到浪涌和工作电压所决定的距离要求。浪涌电压决定PCB需要多大的电气间隙以免产生电弧，而工作电压，即隔离栅上的永久电压偏移，决定封装外部的爬电距离以免封装表面爬电。 除了距离、数据速率和鲁棒性以外，最后一个考虑是隔离器件能否很好地集成到系统中而不干扰其操作。 作为一个整体的系统通常必须满足关于辐射的管制要求，即FCC、CISPR或EN 55022 A类或B类。隔离需要一个缝隙或一个完整的电气栅，因此，对于通过隔离器传输的共模电流，PCB没有电流路径来使其跨越隔离栅返回。 ☑ 示例2：隔离式模拟前端 . O1 E- C+ Q& f0 w* ~对于这个应用，模拟前端由于暴露在环境中，可能需要加以保护以防范危险电压影响。例如，昂贵的实验室设备意外连接到主参考系统，或者在工业测量中，需要保障高噪声环境下的测量精度。 - O8 E& k: V  I5 ^下图中的时序图显示了源同步LVDS接口的时序相关性。数据输出与时钟通道同步，时钟通道在这里标示为“DCO”，以便FPGA或ASIC等接收端接收采集数据。这个例子有所谓双倍数据速率，其含义是：我们在图中看到的数据位是每半个时钟周期传输一位，因此每个时钟周期传输两位。 8 L+ u( L" G# R& ]& ]) f" U为了在位中的同一位置采样奇位和偶位，必须尽量降低时钟通道的脉冲偏斜。脉冲偏斜指高到低转换和低到高转换之间的差异，如果这两种转换不匹配，占空比会有变化，因此也称为占空比失真。 ) T5 h2 F' s; o( U& {- t ; ?: K$ `" R5 p9 ^' Q从下图可以看出，虽然时钟和数据有不同的通道，但可能有多个数据通道，因此，这可用于更大容量的数据采集，例如：多个数据位分散在若干通道上。 对于隔离模拟前端应用，还有一个重要的时序精度问题是附加相位噪声。对于采样时钟，附加相位噪声或附加相位抖动是非常重要的参数，它是指增加到某一相关带宽上的相位噪声引起的抖动。 4 P; ?+ l0 C0 S 下图是一个采用高速LVDS隔离器的隔离模拟前端的完整端到端示例，使用ADN4651来隔离18位精度的5 MHz SAR ADC AD7960。隔离器板直接连接到现有ADC评估系统，隔离输入AD7960的5 MHz采样时钟、来自FPGA的300 MHz参考时钟以及600 Mbps采集数据，数据返回与回到FPGA的300 MHz回波时钟同步。 1 `  `: l$ @. p/ e0 R+ s5 C下图给出了一个性能示例。使用标准ADC评估软件，并连接一个精密模拟源，以评估器件性能是否符合数据手册规格。 - Y9 d1 G4 k+ g! R+ y 9 C  c6 R  g: U! a关于ADN4651用作这两个应用实例的解决方案，有如下结论： 它可以直接隔离高速串行转换器和ASIC接口，无需解串行、额外的设计工作或信号调理。 % b, \8 C+ v, @7 u* V6 f8 E# q. A 2 N, [2 _) C- _* @" q/ o4 R9 @# ^在恶劣环境中，其鲁棒的加强绝缘可提供保护，这意味着：例如在第一个实例中，外部端口可以安全地暴露出来；即使是高带宽工业背板和用于工业/现场操作的模拟前端接口，其增强的抗扰性也能防止性能受损。超低抖动和偏斜保证了高精度时序。这意味着对于电缆互连，您可以支持任意长度的电缆；对于ADC示例，您可以维持ADC的最高性能和分辨率。 5 K; R( Q$ G# \ 还可以利用高带宽LVDS隔离器来隔离视频信号，例如LVDS视频信号，可能要求阻隔显示器的噪声或干扰；在医疗应用中，可能需要将医疗设备与显示器完全隔离，以便保护病人。另外，通过转换为DVI或LVDS，它可以隔离HDMI。最后，可以为高带宽工业I/O带来鲁棒的加强隔离。

leleeda

谢谢分享