LPC2103之PLL寄存器

Ferrya

LPC2103之PLL寄存器

* W# f+ r. M: X0 Q9 c; R

PLL Control register (PLLCON - 0xE01FC080) 寄存器位 信号名 功能 复位值 0 PLLE PLL使能位，为1时使能PLL功能 % x8 b. R; L- N- @3 m7 t* s6 T4 K 0 1 PLLC PLL连接位，为1时将PLL输出时钟连接作为处理器时钟 - v* i5 R. y# @  u& x 0 7:2 保留位 NA PLL Configuration register (PLLCFG - 0xE01FC084) 寄存器位 信号名 功能 复位值 4:0 MSEL PLL倍频系数 3 y0 s8 f2 j( v0 z$ Q4 I( K) u 0 6:5 PSEL PLL分频系数 ; q- Y, G# C* p6 Y% y! @! T 0 7 保留位 ! p, u/ B4 h5 a; P2 G% ^ NA PLL Status register (PLLSTAT - 0xE01FC088) 寄存器位 信号名 功能 复位值 4:0 MSEL 回读PLL当前倍频系数 0 6:5 PSEL 回读PLL当前分频系数 2 q! X0 q  _0 b 0 7 7 z$ I* y) R6 v1 d. x 保留位 NA 8 PLLE 回读PLL使能位 0 9 PLLC 回读PLL连接位 / ~6 U# f( w7 f4 X# k* Q 0 10 PLOCK 反映PLL锁存状态，为0时PLL未锁存，为1时PLL锁存在要求频率 , F( o2 M$ ^6 U1 P* \2 S 0 15:11 保留位 9 C1 w+ K8 g$ h- B# B NA PLL modes PLLC PLLE 功能 0 0 PLL关闭并且未连接 - O: t1 z/ X/ B# Q& h$ r! b 0 1 PLL激活，但未连接。可以在PLOCK置位后被连接 4 A" J& v" m1 I2 @/ u 1 0 同00组合 1 1 PLL使能且被连接作为控制器时钟 5 W( I8 ^- Y* g" d PLL Feed register (PLLFEED - 0xE01FC08C) 要使PLLCON和PLLCFG寄存器的当前设置有效，必须先后向PLLFEED寄存器写入0xAA,0x55（此操作作为PLLCON和PLLCFG设置信息的锁存信号，在此锁存信号到来前PLL当前的设置不一定是PLLCON和PLLCFG寄存器的设置）。 - Z/ K8 E* T9 R; S' M6 Q; d/ I PLL and Power-down mode Power-down模式自动关闭并断开PLL连接，Wake-up后不会自动恢复PLL设置，必须软件重新设置。 ) U& a( C$ ]. U7 t6 I# @+ q4 X PLL frequency calculation FOSC 来自外部晶振的时钟频率 FCCO PLL当前控制的晶振频率 CCLK PLL输出频率（也是处理器的时钟频率） M PLL 在PLLCFG寄存器中设置的MSEL倍频系数值 P PLL 在PLLCFG寄存器中设置的PSEL分频系数值 CCLK = M × FOSC 或者 CCLK= FCCO / (2 × P) FCCO = CCLK × 2× P 或者 FCCO = FOSC × M × 2 × P FOSC 的频率范围是10 MHz 到 25 MHz CCLK 的频率范围是10 MHz 到 Fmax FCCO 的频率范围是156 MHz 到 320 MHz ( h/ F9 G2 u- s% o: x- ~ PSEL P 00 1 01 2 10 4 11 8 ; H: C0 w( ?" X1 h' V  } MSEL M 00000 1 00001 2 00010 3 …… …… 11110 31 11111 32 APB divider APB分频器决定了处理器时钟（CCLK）和外设器件时钟（PCLK）之间的关系。APB分频器有两个作用。 ' o/ ?+ ^9 M- K8 k- ^首先，提供APB总线需要的外设PCLK，以使得它们能够在ARM处理器选择的速度工作。为了达到这个目的，APB总线也许放慢到处理器时钟的一半或者四分之一。 其次，当应用中处理器不需要外设工作时，APB分频器允许进行省电模式。 7 O" D( ^1 \8 }APBDIV寄存器，R/W，复位值为0x00，地址为0xE01FC100。 8 J7 Q  v) |. S+ ^ 寄存器位 信号名 取值 功能 复位值 1:0 APDIV 00 * |- n1 ?; @* X3 B0 J- O6 j APB总线时钟为处理器时钟的1/4 ' z  l& k6 t5 [2 u/ _* T7 } 00 01 APB总线时钟和处理器时钟相同 - K# c4 z' R8 q9 O 10 APB总线时钟为处理器时钟的1/2 11 6 f2 j/ ]! c- l' U6 X 保留 7:2 3 b6 K) u& F' |3 d! e7 O 保留 3 u+ o: F6 @0 o2 R" V - e% u# p5 E8 S1 k( [5 x+ v( }

姗姗的shanshan

谢谢分享