|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 House 于 2018-10-22 17:45 编辑
6 A' ~* p: b4 }$ E, |- n# L* d& B! L% H6 N2 O5 ~
好了，ESD的原理和测试部分就讲到这里了，下面接着讲Process和设计上的factor
) [+ j n+ B% V6 C$ y1 x& C: [ 随着摩尔定律的进一步缩小，器件尺寸越来越小，结深越来越浅，GOX越来越薄，所以静电击穿越来越容易，而且在Advance制程里面，Silicide引入也会让静电击穿变得更加尖锐，所以几乎所有的芯片设计都要克服静电击穿问题。7 W5 j4 a2 l$ I" ~
1 m) C# I: @1 I& W8 ]
静电放电保护可以从FAB端的Process解决，也可以从IC设计端的Layout来设计，所以你会看到Prcess有一个ESD的option layer，或者Design rule里面有ESD的设计规则可供客户选择等等。当然有些客户也会自己根据SPICE model的电性通过layout来设计ESD。( e7 l7 ^0 D8 c# R. _
1、制程上的ESD：要么改变PN结，要么改变PN结的负载电阻，而改变PN结只能靠ESD_IMP了，而改变与PN结的负载电阻，就是用non-silicide或者串联电阻的方法了。
3 I4 Y# I4 A% @5 `" }- H) V* s; d 1) Source/Drain的ESD implant：因为我们的LDD结构在gate poly两边很容易形成两个浅结，而这个浅结的尖角电场比较集中，而且因为是浅结，所以它与Gate比较近，所以受Gate的末端电场影响比较大，所以这样的LDD尖角在耐ESD放电的能力是比较差的(<1kV)，所以如果这样的Device用在I/O端口，很容造成ESD损伤。所以根据这个理论，我们需要一个单独的器件没有LDD，但是需要另外一道ESD implant，打一个比较深的N+_S/D，这样就可以让那个尖角变圆而且离表面很远，所以可以明显提高ESD击穿能力(>4kV)。但是这样的话这个额外的MOS的Gate就必须很长防止穿通(punchthrough)，而且因为器件不一样了，所以需要单独提取器件的SPICE Model。' ?2 S1 Z' ]! d
! u: b, F5 ]2 I, ~# J
! x& M, j+ m/ |' d6 W5 c+ x
% i1 c0 q: Q% P
|
评分
-
查看全部评分
|
[复制链接]
/1 
发表于 2018-10-22 10:07
收藏
淘帖
支持！
反对！
