FPGA输入信号整形处理

Diabloa

FPGA输入信号整形处理

FPGA输入信号整形

在FPGA的输入信号里经常会有各种毛刺信号，那么一种比较简单的处理方法是进行整形处理，它的思想是：

1、输入信号进行三个时钟周期的处理，如果三个时钟周期都是高电平，则认为是高电平，反之亦然；

2、如果三个周期内其信号不一致，也就是出现了毛刺信号，则保持；

3、如下是一段对SPI输入信号的整形：

reg[2:0]spi_si_r;

always@(posedge clk or negedge rst)

begin

    if(!rst)

      begin

          spi_si_r<=0;

          spi_si_out<=0;

end

    else

      begin

            spi_si_r<={spi_si_r[1:0],spi_si};

           if(spi_si_r==3'b111)

          begin

            spi_si_out<=1;

          end

        else if(spi_si_r==3'b000)

          begin

           spi_si_out<=0;

       end

     else

spi_si_r<=spi_si_r;

end

end

leleeda

谢谢分享

fanichicl

路过