FIFO 同步、异步以及Verilog代码实现

Taio

! g- {4 \2 A( d1 E8 `

FIFO 同步、异步以及Verilog代码实现

) J6 [2 j. l2 x3 \% c: s3 t, V: p' h

     FIFO 很重要，之前参加的各类电子公司的逻辑设计的笔试几乎都会考到。

     FIFO是英文First In First Out 的缩写，是一种先进先出的数据缓存器，他与普通存储器的区别是没有外部读写地址线，这样使用起来非常简单，但缺点就是只能顺序写入数据，顺序的读出数据， 其数据地址由内部读写指针自动加1完成，不能像普通存储器那样可以由地址线决定读取或写入某个指定的地址。

     FIFO一般用于不同时钟域之间的数据传输，比如FIFO的一端是AD数据采集， 另一端是计算机的PCI总线，假设其AD采集的速率为16位 100K SPS，那么每秒的数据量为100K×16bit=1.6Mbps,而PCI总线的速度为33MHz，总线宽度32bit,其最大传输速率为 1056Mbps,在两个不同的时钟域间就可以采用FIFO来作为数据缓冲。另外对于不同宽度的数据接口也可以用FIFO，例如单片机位8位数据输出，而 DSP可能是16位数据输入，在单片机与DSP连接时就可以使用FIFO来达到数据匹配的目的。

游客，如果您要查看本帖隐藏内容请回复

' w& e( R# v) H8 T' _/ q( ~! J( h

青山绿水

回复看看

dqwuf2008

学习一下

tanxm

666