应用于FPGA芯片时钟管理的锁相环设计实现

Diabloa

该文档为应用于FPGA芯片时钟管理的锁相环设计实现讲解文档

       摘 要: 设计了一种嵌入于 FPGA 芯片的锁相环, 实现了四相位时钟、倍频、半整数可编程分频、可调节相位输出 功能, 满足对于 FPGA 芯片时钟管理的要求. 锁相环采用了自偏置结构, 拓展了锁相环的工作范围, 缩短了锁定时 间, 其阻尼系数以及环路带宽和工作频率的比值都仅由电容的比值决定, 有效地减小了工艺、电压、温度等对电路 的影响. 锁相环采用 0. 18
m CMOS 数字工艺, 嵌入复旦大学自主研发的 FPGA 芯片 FDP

, 经过流片验证, 实现 了工作频率范围10~ 600 MHz, 整体电路功耗仅为 29 mW, 锁定时间小于 4
s, 峰峰值抖动小于
145 ps.

游客，如果您要查看本帖隐藏内容请回复

gaoxings

研究一下应用于FPGA芯片时钟管理的锁相环设计实现，谢谢分享