EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
个人的一点经验总结，
3 T' G- _) } I 一般情况下，保守一点， DDR等长要求如下
. n+ m' X# u8 |1 e+ g5 T/ }; W7 z' Z, }7 z% s) N+ @
1,差分时钟信号:CLK_N,CLK_P，+/-10mil
5 j' o! }* j% b, h2 b
% Z9 ~8 ]9 [" _ I3 @2 X8 Y2,数据线DQ0~DQ7,DQM0,DQS0为一组，同层走线，组内误差+/-10mil DQ8~DQ15,DQM1,DQS1为一组，同层走线，组内误差+/-10mil ...... 3,clk，地址，控制，命令为一组，组内等长+/-25mil 4，DDR/DDR2/DDR3,因为clk和dqs没有强约束，不需要刻意控制等长。 5，Rst复位信号，不需要控制等长 6，DDR4及以上由于速率比较高，不仅仅要严格控制等长，且需要考虑主芯片封装补偿，及Z轴长度。 " o( N1 I& E7 Q; B1 r! E) s
| 
/1 
发表于 2018-9-11 10:03
收藏
淘帖
支持！
反对！