找回密码
 注册
关于网站域名变更的通知
查看: 391|回复: 5
打印 上一主题 下一主题

FPGA的低功耗设计

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2018-8-23 14:43 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
本帖最后由 青山绿水 于 2018-8-23 16:24 编辑
8 T) J9 w4 B9 i* r4 Q) W8 ^' S$ z8 F
FPGA的低功耗设计
   芯片对功耗的苛刻要求源于产品对功耗的要求。集成电路的迅速发展以及人们对消费类电子产品——特别是便携式(移动)电子产品——的需求日新月异,使得设计者对电池供电的系统已不能只考虑优化速度和面积,而必须注意越来越重要的第三个方面——功耗,这样才能延长电池的寿命和电子产品的运行时间。很多设计抉择可以影响系统的功耗,包括从器件选择到基于使用频率的状态机值的选择等。
游客,如果您要查看本帖隐藏内容请回复

该用户从未签到

4#
发表于 2018-8-23 16:27 | 只看该作者
1 E& L+ I  D% T, {: k
下载学习资料

该用户从未签到

6#
发表于 2019-3-5 10:52 | 只看该作者
回复看看楼主怎么设计的
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-28 04:56 , Processed in 0.109375 second(s), 26 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表