|
20. 如何设置和更改Protel的DRC(Design Rules Check)% `2 P( N" x* t/ u6 x# l. B3 V K. b
菜单Design->rules。只针对常用的规则进行讲解:
0 D9 W& @* A. a- D * Clearance Constraint:不同两个网络的间距,一般设置>12 mil,加工都不会出
3 k( Y5 b4 U0 D+ c7 h问题0 l {6 j3 Y4 Z1 o. Y
* Routing Via Style:设置过孔参数,具体含义在属性里有图。一般hole size比导
. K7 a9 D4 [# H. H) m7 t线宽8mil以上,diameter- v8 D6 P5 a$ h! U+ `1 N
比hole size大10mil 以上
, J! w# e% Q/ k1 `1 K4 V * Width Constraint:导线宽度设置,建议>10mil
" X2 e. K! _7 b0 R21. 由SCH生成PCB时提示出错(Protel)* T) T; Z2 }& l4 D
sch编辑界面中选择design-->updatepcb,在出现的对话框中按“Preview Change”按钮,选中 Only show Errors会列出所有错误
; {+ K, {" Z% k( P% I; ] 错误类型 解决办法
9 f+ g/ d# M4 `- d7 x(1)footprint not found 确保所有的器件都指定了封装; 确保指定的封装名与PCB中的封装名一致; 确保你的库已经打开或者被添加
8 C. F5 Y: l/ J5 ?(2)node not found 确认没有“footprint not found” 类型的错误; 编辑PCBlib,将对应引脚名改成没有找到的那个node.
( @0 I% c7 R$ E(3)Duplicate sheet number degisn-options-organization,给每张子电路图编号. |
|