|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
初学modelsim，仿真时出现问题，FATAL ERROR while loading design& u7 x" F* D" e) K, T7 j. T
请问是什么原因，怎样解决？
; ~" I% M& K/ w/ D% q# vsim -vopt work.mul
, [5 k( l& O K7 b2 Q# ** Note: (vsim-3812) Design is being optimized... g( d X$ Z {) \
# Loading G:\Modeltech_6.2b\win32/../std.standard [, T- g* W6 w6 Z ?) B2 ~2 i. \
# Loading work.mul(func)0 v& ?: O7 c7 i" _/ ^. q
# ** Fatal: (vsim-3347) Port 'in1' is not constrained.+ E3 @6 q9 H. Q x
# Time: 0 ns Iteration: 0 Instance: /mul File: G:/Modeltech_6.2b/examples/mul.vhd Line: 3
- e& o0 [8 @4 y7 _# FATAL ERROR while loading design$ C, {2 g' H! Q+ u W
# Error loading design
( W3 N1 O* r$ x( ~+ U2 W
, C- G' a$ g4 G7 z, I0 C请大家帮帮忙，谢谢 |
|
/1 
发表于 2009-2-17 15:30
收藏
淘帖
支持！
反对！