|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
我在画ATMEGA32的part时,定义好了管脚,保存时出现 Warning: Duplicate pin name on Gate A - Logical pin 5 - Pin name VCC
8 O/ k3 [ P5 O4 M! E2 r9 l( j
& |7 d" `* u7 i+ w2 R2 d
* S ^" i8 C2 D2 `8 V; }9 h+ L% i; S o其意思就是我的定义的管脚名有重复了.以VCC为例.5 F) A2 N1 D+ J3 h0 Z
* u# |' J' F2 Z0 A1 F N1 R4 e0 Q) q+ j- H% v( d
解决方法:, y8 W! O) ]# A( x) i
6 O, \1 B8 T- E& s
1 将原为VCC的管脚分别定义成VCC0,VCC1,VCC2,以让其不再重复.
& W* e: L4 w$ d# c- G9 _
6 A1 {' e6 w/ p' V% n% H5 H
# q9 |7 ^! W$ {, z. j请问各位同仁是否还有其它方法?- H. t) u" P! C3 _2 ^5 g6 O l
4 e7 P$ D O3 `' Q, H$ x) C- s5 s7 I N1 g, P2 X
|
|
/1 
发表于 2009-2-8 12:08
收藏
淘帖
支持！
反对！
楼主