|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
我在画ATMEGA32的part时,定义好了管脚,保存时出现 Warning: Duplicate pin name on Gate A - Logical pin 5 - Pin name VCC* d/ e) |2 x/ R/ f }% ^- H/ `/ f
& K4 W0 f+ v6 O) T8 d( ]
3 a) C4 {: u9 p$ V w
其意思就是我的定义的管脚名有重复了.以VCC为例.
9 |# n& P8 [" u+ K S* y5 ^$ W7 U: W2 k$ ~+ T: P
# G, F5 X8 D* b* F: V! n解决方法:
8 S: R' a: r% ?1 k
% C3 U/ Z& F! S+ w3 e7 Y' Q; h5 F1 将原为VCC的管脚分别定义成VCC0,VCC1,VCC2,以让其不再重复.
% L3 h+ x- t0 \2 C
$ _1 g/ Y- S' D. S( u: O5 H T: s3 j
请问各位同仁是否还有其它方法?
# Y7 L% F p4 g0 A
! T8 q- i1 u1 G- |' S4 p' O% {, t2 B! j
|
|
/1 
发表于 2009-2-8 12:08
收藏
淘帖
支持！
反对！
楼主