设计规则检查时报错？

poplarni · 发表于 2009-2-7 16:44

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

打开菜单tools-》design rule check时发现有一个错误：
Processing Rule : Short-Circuit Constraint (Allowed=No) (All),(All)
Violation between Pad S1-M(55.7784mm,163.7538mm) Multi-Layer and
Area Fill (53.4289mm,160.1343mm) (58.5089mm,167.3733mm) Top Layer
Rule Violations :1
如图：

谁知道咋回事噢，那个areafill是啥阿，toplayer我知道是红色的那片，但是没看到线阿？

yihafewu · 发表于 2009-2-9 08:54

你顶层的填充（最大的那块红色）和焊盘M，两个不是同一网络的东西叠加在一起，就短路了！

RYAN505 · 发表于 2009-2-9 11:12

此問題系正常的，可以不予以理會即可

poplarni · 发表于 2009-2-10 11:21

恩，不理会，这是标准库的

zpwang · 发表于 2009-2-13 23:45

我觉得应该修改一下PCB元件的管脚好.不要养成不理会的坏习惯.

帐号		自动登录	找回密码
密码			注册

设计规则检查时报错？

EDA365欢迎您登录！

推荐内容 /1