DDRx的端接电压VTT为什么是VDD/2而不是VDD？

xyh · 发表于 2018-3-23 13:59

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

如题，DDRx的VTT为什么是VDD/2而不是VDD，这样做有什么好处？期待高手帮忙解答~~

diff · 发表于 2018-3-23 14:21

高低电平是有要求的，如果拉到vdd那么没办法判断01，而且功耗太大

xyh · 发表于 2018-3-23 14:34

diff 发表于 2018-3-23 14:21
" S! {0 p. l* q8 J5 m( q高低电平是有要求的，如果拉到vdd那么没办法判断01，而且功耗太大

SSTL规定是高于VDD/2为1，低于为0，但是仅仅在阀值位置能起到作用吗？

diff · 发表于 2018-3-23 16:08

xyh 发表于 2018-3-23 14:34" ?5 w# W! S) ~1 A% ?; E& N, {
SSTL规定是高于VDD/2为1，低于为0，但是仅仅在阀值位置能起到作用吗？

功耗打了一倍

xyh · 发表于 2018-11-16 09:23

这个问题目前理解到以下阶段了：实际在DDR1-3使用的都是SSTL电平，其终端电压为VDD/2，其好处就是可以降低寄生引脚电容和I/O终端功耗，并且即使在VDD电压降低的情况下也能稳定工作。DDR4使用的是POD(Pseudo Open Drain，伪开漏)电平标准，其终端电压使用的是VDD，有资料显示器功耗更低（高电平时电流较小或几乎没有），既然使用VDD功耗更低，为什么不一开始就使用？

攻城拔寨 · 发表于 2018-11-16 17:11

DDR4就是拉到VDD

xyh · 发表于 2018-11-19 08:59

攻城拔寨发表于 2018-11-16 17:11
, E/ h6 U$ V2 a0 s- JDDR4就是拉到VDD

是的，我的疑问时“既然使用VDD功耗更低，为什么不一开始从DDR1就使用？”

攻城拔寨 · 发表于 2018-11-20 11:56

xyh 发表于 2018-11-19 08:598 Y$ d0 A7 c* t: a" `% s7 N% Y# ]$ k
是的，我的疑问时“既然使用VDD功耗更低，为什么不一开始从DDR1就使用？”

我猜想与芯片的制程工艺有关。你用DDR1上拉到VDD，片子还能工作吗？功耗会不会变小？有没有条件实验一把

fbish · 发表于 2019-1-4 13:05

DDR3 把VDD 分为VTT 和Vref

xiaoxiaoya · 发表于 2019-4-25 11:30

看看

帐号		自动登录	找回密码
密码			注册

[Cadence Sigrity] DDRx的端接电压VTT为什么是VDD/2而不是VDD？

EDA365欢迎您登录！

点评

点评

点评

点评

浏览过的版块

推荐内容 /1