FPGA仿真

caoweifeng

我最近在使用cadence仿真，建立一个差分电路，只要差分信号串联电容后，其直流分量的幅值就不同，您帮我解释下吗？谢谢
5 u! j9 ]+ Z0 A9 L: v  b
  `0 |, ?7 Y% b( i7 X0 ^

heliu0017

你需要把你的电路图一起贴出来。

gavinjzz

差分信号串联电容本来就是隔直通交

arod13

要看你串聯電容值多大~~通常在做仿真會用0歐姆來取代電容值不然會有DC不收斂導致DC Level整個偏掉發生非因果性關係

caoweifeng

arod13 发表于 2018-3-12 11:14
要看你串聯電容值多大~~通常在做仿真會用0歐姆來取代電容值不然會有DC不收斂導致DC Level整個偏掉發生非因 ...

. L8 |# s4 ]- \2 E9 y& }% q' |电容470pF,谢谢您的回复
! s7 D* s. m' X% d8 q1 V" a

arod13

假設說是高速Interface如SATA,PCIe,SAS等這類的
. K) ^0 i, u+ D1 D通常電容都是用0.1uF或0.01u左右
0 b" m( S( G0 q$ h: d+ V% l1 H- D  N470pF太小低頻的部分包含DC會被濾掉
如果把時間拉長來看波型會發現整個都在飄
總之不建議用那麼小的電容

caoweifeng

arod13 发表于 2018-3-13 19:51
假設說是高速Interface如SATA,PCIe,SAS等這類的
; M3 x7 R. M1 c3 x通常電容都是用0.1uF或0.01u左右
/ m. y) k) s" q. U' ^% Q470pF太小低頻的部分包 ...

1 {/ P: u7 I! _. t- B( s好的。大谢。。
! d: A" w% m9 T0 F/ H1 Y

zcs525

关注

ganxianwu

常见问题，软件仿真差分带AC耦合电容就会出现。原因是电容没充满电，直流点达不到要求。需要修改下电容的模型。增加个spice语句，让电容在0s之前充满电。