|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
空闲时间在学习VERILOG, 看到书上用到下面的拼接方式:
3 V. E& C& n* h- a2 W: g- ~# s; N$ R% Y" p8 y
{secondcout, second} = {tempaa[1:0] + tempbb[1:0] + firstcout, first};
+ G% a" [! Q9 J( C# V' j2 {7 H* M6 X- X$ `' G) }
secondcout 一位, 为两个数A,B低四位的相加的进位, second四位为两个数A,B低四位的相加的结果, tempaa[1:0] 为A 的A[3:2] 位 , tempbb[1:0]为为B 的B[3:2] 位 , firstcout 为A,B 的[1:0] 相加的进位输出, first为A,B 的[1:0] 相加的 的结果.# [3 V) o9 G9 a2 m6 H. t6 E
]2 j# Q9 B5 i' ~' m( y/ R" `: \
但是secondcout进位不对, 看RTL 图, 综合后被接GND了. 上面的语句的意图是把 tempaa[1:0] + tempbb[1:0] + firstcout 的进位给 secondcout, 不知道这样的拼节对不对, 感觉有问题, 请高手指点一下,谢谢. |
|