新手疑问：导入网表和封装问题

a2251247

新手刚接触Candence的SIP封装设计，主要是想知道这个和普通PCB导入网表和DIE封装有什么区别？
1.网表都是Captue CIS软件导入的那三个 .dat 文件吗？
- N9 w. z: X3 q2.网表是一样的话，他怎么知道我哪个芯片是die形式的，因为die的封装（dra和psm文件）里的焊盘应该是实际不会做出来的吧，焊盘不应该在TOP层
& Y1 ~2 P/ ^/ ^2 z2 d0 s& w3 M3.wire bonding那个触点是中后期加在基板上吗，那他怎么和已有的die封装组成一个symbol呢，我看别人的板子，我选择symbol是可以将bonding和die焊盘一起移动的
: n4 W+ o0 o. [9 B+ q' r) o; X/ `: t

amao

做封装及DIE需要专用的工具，与pcb的设计方式 最好不要混。具体方式可以看IC封装的书。
, D6 n4 g# z4 a

eda-chen

我也在阿毛版主楼下班门弄斧一下吧，按我个人经验：
% y/ Y8 a" {2 j3 u/ [( F! _" D6 j独立的die的封装，客户基本比较专业，直接给bump 尺寸和坐标，可以直接在APD导入，进行设计；
但是像SIP经常客户拿过来CIS原理图，这时候，我习惯仍然在allegro里面涉及，流程和PCB设计一样，这样就把die打包成和PCB库类似的lib，但建库的时候需要把bump以非导体的属性导入，然后如果是WB的话，lib的外圈放置finger，finger的序号就是原理图脚序号。
: [" v& N, i0 \! G/ t" X# T* K有这两种方式，就不会因为客户给的什么原始资料发愁了。