请教设置等长规则的问题

gavinhuang

: ~3 b. O' _- B" Q! F" J/ E/ M
如下图所示，下图是某公版的设计，DDR4的控制/地址信号从主控芯片U1连到内存颗粒U150和U153，fly-by的拓扑（信号先连到U150再连到U153）。
& x. P2 d0 W0 h8 n8 i5 |2 J
# ^' U) R  x9 s+ v在Constraint Manager的Relative Propagation Delay里需要设置所有控制/地址信号分别到U150和U153时等长，怎样才能像下图那样把所有U1到U150的长度挑出来，然后U1到U153的长度挑出来？


, A/ z0 m- j( j% T; S

紫菁

pinpair设规则的时候就设好

paul_iw

先设置PIN pair

gavinhuang

紫菁 发表于 2017-9-15 15:43
pinpair设规则的时候就设好

  j/ _- h3 n  f谢谢你的回答！ 是挨个网络设置pin pair，然后再把到相同芯片的pin pair归到同一个Match Group吗？

网络数量比较多，有没有批量设置pin pair的办法？我没找到批量设置的办法
5 O1 _/ }* M2 f8 Z* X( i
4 U8 B& M% p" g
; F* F! a9 l- `1 c, V

gavinhuang

paul_iw 发表于 2017-9-15 16:33
先设置PIN pair

谢谢你的回答！ 是挨个网络设置pin pair，然后再把到相同芯片的pin pair归到同一个Match Group吗？

网络数量比较多，有没有批量设置pin pair的办法？我没找到批量设置的办法



6 V- z6 b2 r8 y; w. g4 a. Z5 {5 G% i
& k, `6 W$ ?7 @, L1 z0 |+ f

paul_iw

在没有skill可用的时候，只能手动一个个设置了

gavinhuang

paul_iw 发表于 2017-9-15 17:07
9 e; b8 \" x. {" |* g5 a" g9 r在没有skill可用的时候，只能手动一个个设置了

- D  ]6 z* Z5 v# j 好吧，谢谢你！
8 _# V/ Z' f; [6 U* m: d

ACE_ASL

gavinhuang 发表于 2017-9-15 17:17
- U6 R/ x7 u! `; Q; ]4 z好吧，谢谢你！

在Electrical约束里找一个你要设pinpar的net然后右键最下面有个SigXplorer,点击进去，然后set 里有个Constraint点下进去，然后再点Rel Prop Delay，在这里你可以设置多个pin-pin的等长拓扑，设置好之后保存更新到约束里，然后再到约束里找到和这个net拓扑相同的其它所有net，比如说所有的DDR data，然后加入到你刚才创建的那个拓扑就可以批量设置pin-pair的等长了data和地址因为拓扑不一样，要各找一个net建拓扑约束，不知道你能否看明白哦，可以网上找找教程
2 I; s) T$ L+ d/ f  }
, |- \! J% {  K9 V3 |) {/ Y1 b

ACE_ASL

gavinhuang 发表于 2017-9-15 17:17
好吧，谢谢你！

类似这个样子，这个是地址线的
; r, x. h) O9 G/ n; \! p( `( U

泡泡_X84gB

看来学习的还很多

gavinhuang

ACE_ASL 发表于 2017-9-15 18:43
在Electrical约束里找一个你要设pinpar的net然后右键最下面有个SigXplorer,点击进去，然后set 里有个Cons ...

能看明白，谢谢你！
  L! `2 U1 F( V( K! N) j4 B0 c
+ p9 \; V1 R9 r$ n7 ?; Y) L如下图，由于U1->U8->U9之后还有一个端接电阻，有些net会出错，把到电阻的pin pair分到MGrp里，还删不掉，有什么好办法吗？

# u: t" D- v! A4 n: b

65770096

出错的在到SigXplorer里重新建一个ecset，mg设置同一个名字就好，地址线拓扑不一样经常有这个问题。

AD9_PCB

sig不方便其实，乱匹配，比如你想所有的一组，它偏分四组，T点是这样的，烦