请教设置等长规则的问题

gavinhuang

( b! G, B( W) c& n1 c9 I
; g! O5 A" l8 d" L# w( q$ |如下图所示，下图是某公版的设计，DDR4的控制/地址信号从主控芯片U1连到内存颗粒U150和U153，fly-by的拓扑（信号先连到U150再连到U153）。
' c/ U; }' ^# }; i
在Constraint Manager的Relative Propagation Delay里需要设置所有控制/地址信号分别到U150和U153时等长，怎样才能像下图那样把所有U1到U150的长度挑出来，然后U1到U153的长度挑出来？

2 F0 a: b$ h3 U, X' \8 V4 E- W


7 a/ q* U3 @, W7 H: R1 Z3 k" N; q6 |

紫菁

pinpair设规则的时候就设好

paul_iw

先设置PIN pair

gavinhuang

紫菁 发表于 2017-9-15 15:43
pinpair设规则的时候就设好

谢谢你的回答！ 是挨个网络设置pin pair，然后再把到相同芯片的pin pair归到同一个Match Group吗？

! P# d" l5 [- e" J0 u网络数量比较多，有没有批量设置pin pair的办法？我没找到批量设置的办法
% `- S7 C* X' B! i4 S, s
9 \& c- H  l$ U
: D, u" a- n1 `

gavinhuang

paul_iw 发表于 2017-9-15 16:33
先设置PIN pair

谢谢你的回答！ 是挨个网络设置pin pair，然后再把到相同芯片的pin pair归到同一个Match Group吗？
7 H) o* w1 W6 ^
( b  f& Q4 F. F1 r/ e0 [网络数量比较多，有没有批量设置pin pair的办法？我没找到批量设置的办法




# J" `/ {9 g) }  J

paul_iw

在没有skill可用的时候，只能手动一个个设置了

gavinhuang

paul_iw 发表于 2017-9-15 17:07
# j: s4 G1 U$ \' ?+ t( d* A在没有skill可用的时候，只能手动一个个设置了

9 `7 H  X$ t6 e8 R/ r7 O2 K8 E 好吧，谢谢你！
; a8 `/ q1 \( Q( z4 P# R

ACE_ASL

gavinhuang 发表于 2017-9-15 17:17
好吧，谢谢你！

" C# n0 _: x7 m在Electrical约束里找一个你要设pinpar的net然后右键最下面有个SigXplorer,点击进去，然后set 里有个Constraint点下进去，然后再点Rel Prop Delay，在这里你可以设置多个pin-pin的等长拓扑，设置好之后保存更新到约束里，然后再到约束里找到和这个net拓扑相同的其它所有net，比如说所有的DDR data，然后加入到你刚才创建的那个拓扑就可以批量设置pin-pair的等长了data和地址因为拓扑不一样，要各找一个net建拓扑约束，不知道你能否看明白哦，可以网上找找教程
7 P7 ]% e) M6 h; W# f- m8 B. f
5 C* ~* ~$ C1 C$ r( F3 W( {

ACE_ASL

gavinhuang 发表于 2017-9-15 17:17
好吧，谢谢你！

+ V$ H, D+ t- \- b' [4 H/ N类似这个样子，这个是地址线的

泡泡_X84gB

看来学习的还很多

gavinhuang

ACE_ASL 发表于 2017-9-15 18:43
! [" H8 Z8 S3 _$ O2 B* N% T2 x在Electrical约束里找一个你要设pinpar的net然后右键最下面有个SigXplorer,点击进去，然后set 里有个Cons ...

) g+ |! [! P/ Z1 Q4 }. u+ x2 a9 y能看明白，谢谢你！

( L8 p- A$ h, C; R& T% Y$ F: o如下图，由于U1->U8->U9之后还有一个端接电阻，有些net会出错，把到电阻的pin pair分到MGrp里，还删不掉，有什么好办法吗？

! m2 ~1 ^  Z. N/ ~$ A# Z4 C

65770096

出错的在到SigXplorer里重新建一个ecset，mg设置同一个名字就好，地址线拓扑不一样经常有这个问题。

AD9_PCB

sig不方便其实，乱匹配，比如你想所有的一组，它偏分四组，T点是这样的，烦