请教设置等长规则的问题

gavinhuang

; [/ B  {+ ^0 O8 F5 p. c% `7 X" U
" X# u$ c6 o, B如下图所示，下图是某公版的设计，DDR4的控制/地址信号从主控芯片U1连到内存颗粒U150和U153，fly-by的拓扑（信号先连到U150再连到U153）。

在Constraint Manager的Relative Propagation Delay里需要设置所有控制/地址信号分别到U150和U153时等长，怎样才能像下图那样把所有U1到U150的长度挑出来，然后U1到U153的长度挑出来？


- b+ T, i& |3 j8 O& A, o& [- I
' V1 m* |. \  B, g: c' e" G

紫菁

pinpair设规则的时候就设好

paul_iw

先设置PIN pair

gavinhuang

紫菁 发表于 2017-9-15 15:43
pinpair设规则的时候就设好

: J. }+ @9 N+ ^' j" X! ^谢谢你的回答！ 是挨个网络设置pin pair，然后再把到相同芯片的pin pair归到同一个Match Group吗？
5 O. A# `& M) y$ Z$ E2 {9 @4 J& Q
5 ^2 i5 [" Y: \4 u# T1 s% D网络数量比较多，有没有批量设置pin pair的办法？我没找到批量设置的办法

gavinhuang

paul_iw 发表于 2017-9-15 16:33
7 s) f6 e# p+ g" T先设置PIN pair

谢谢你的回答！ 是挨个网络设置pin pair，然后再把到相同芯片的pin pair归到同一个Match Group吗？
. W, d) P' r" D3 {
* _" T. r- d9 P1 F网络数量比较多，有没有批量设置pin pair的办法？我没找到批量设置的办法
: p9 ~8 h1 j* c: l# K1 w3 b  v' w

# h9 @- _3 N. {5 S; `7 R
8 c2 u) Q5 L* t
- N6 A& w0 }/ L

paul_iw

在没有skill可用的时候，只能手动一个个设置了

gavinhuang

paul_iw 发表于 2017-9-15 17:07
! O0 g  Q! p; E8 k* J% A% F; W: Q在没有skill可用的时候，只能手动一个个设置了

好吧，谢谢你！
+ s/ R) `3 |/ @$ n

ACE_ASL

gavinhuang 发表于 2017-9-15 17:17
好吧，谢谢你！

/ v) d' d# H+ s; P  I1 r! ?% n% l- r在Electrical约束里找一个你要设pinpar的net然后右键最下面有个SigXplorer,点击进去，然后set 里有个Constraint点下进去，然后再点Rel Prop Delay，在这里你可以设置多个pin-pin的等长拓扑，设置好之后保存更新到约束里，然后再到约束里找到和这个net拓扑相同的其它所有net，比如说所有的DDR data，然后加入到你刚才创建的那个拓扑就可以批量设置pin-pair的等长了data和地址因为拓扑不一样，要各找一个net建拓扑约束，不知道你能否看明白哦，可以网上找找教程
9 A3 u, J, p6 S+ x& e1 P3 ?
& [  u: A% N  y$ ^

ACE_ASL

gavinhuang 发表于 2017-9-15 17:17
好吧，谢谢你！

类似这个样子，这个是地址线的

泡泡_X84gB

看来学习的还很多

gavinhuang

ACE_ASL 发表于 2017-9-15 18:43
6 w! ]7 t. m5 d4 F& |在Electrical约束里找一个你要设pinpar的net然后右键最下面有个SigXplorer,点击进去，然后set 里有个Cons ...

4 X& r3 k4 i) k2 i) n3 f+ K6 B能看明白，谢谢你！
7 U  R7 f3 q2 a$ M+ W* A
  ^; x( M) O( E4 q' N如下图，由于U1->U8->U9之后还有一个端接电阻，有些net会出错，把到电阻的pin pair分到MGrp里，还删不掉，有什么好办法吗？


# p4 Z4 }+ _/ `* k1 j# |5 A
, X  Q( b& h% X7 c7 n
/ L% f" E7 d& R7 |0 r

65770096

出错的在到SigXplorer里重新建一个ecset，mg设置同一个名字就好，地址线拓扑不一样经常有这个问题。

AD9_PCB

sig不方便其实，乱匹配，比如你想所有的一组，它偏分四组，T点是这样的，烦