2017年9月7日公益PCB评审报告节选

邹华逊

学习了！！！

菜鸟小泽

EDA365QA 发表于 2017-9-8 09:06
0 B7 n" k6 j, \10.此类器件都是光耦器件，建议挖空处理。所有层都不要过线

1 C1 C  }$ m) d: M请问该类器件不挖空在内层直接电源隔离是否可取？
+ }. l) j6 j1 @- t& Q: O

pcb

菜鸟小泽 发表于 2017-9-11 20:10
请问该类器件不挖空在内层直接电源隔离是否可取？

7 U" R2 z9 N7 ^4 h2 _1 g% Q4 t没有绝对的,你规范设计就不容易出问题.
( d& e1 p/ r. r( A3 z

菜鸟小泽

pcb 发表于 2017-9-12 09:55
$ C8 Q5 ]5 y  V; K* X没有绝对的,你规范设计就不容易出问题.

1 i- g7 y0 o, y! ]2 m请问版主该图片列举的光耦器件速率达到了多少，可以作为平时设计的一个参考

pcb

菜鸟小泽 发表于 2017-9-12 20:34
$ c, K1 ^& ^& S9 D% L. i0 C1 C5 x请问版主该图片列举的光耦器件速率达到了多少，可以作为平时设计的一个参考

光耦是隔离器件,是靠光电来耦合的不用考虑速率.

菜鸟小泽

pcb 发表于 2017-9-13 14:38
( [- H1 c3 p; S0 j光耦是隔离器件,是靠光电来耦合的不用考虑速率.

学习了，谢谢
' ], s2 p6 H# N" m, Z4 B) z( u2 H

shmidly

:hug:

fengyu6117

EDA365QA 发表于 2017-9-8 09:06
. x; }( ]. `- }6 F# B7 `10.此类器件都是光耦器件，建议挖空处理。所有层都不要过线

# u% K( L4 R: H- v如果需要挖空光耦下面，也不能完全隔离好啊，那不就需要光耦前端走线路径所有层都需要挖空了吗。