2017年9月7日公益PCB评审报告节选

邹华逊 · 发表于 2017-9-11 10:41

学习了！！！

菜鸟小泽 · 发表于 2017-9-11 20:10

EDA365QA 发表于 2017-9-8 09:06
; ^5 @$ P1 o6 A- J$ t; I8 \10.此类器件都是光耦器件，建议挖空处理。所有层都不要过线

请问该类器件不挖空在内层直接电源隔离是否可取？

pcb · 发表于 2017-9-12 09:55

菜鸟小泽发表于 2017-9-11 20:10( \/ w( r/ @+ @2 }0 p& g
请问该类器件不挖空在内层直接电源隔离是否可取？

没有绝对的,你规范设计就不容易出问题.

菜鸟小泽 · 发表于 2017-9-12 20:34

pcb 发表于 2017-9-12 09:55: U7 C% e4 u) b) M6 m
没有绝对的,你规范设计就不容易出问题.

请问版主该图片列举的光耦器件速率达到了多少，可以作为平时设计的一个参考

pcb · 发表于 2017-9-13 14:38

菜鸟小泽发表于 2017-9-12 20:346 e5 L+ d7 j' z8 L+ q2 c
请问版主该图片列举的光耦器件速率达到了多少，可以作为平时设计的一个参考

光耦是隔离器件,是靠光电来耦合的不用考虑速率.

菜鸟小泽 · 发表于 2017-9-13 19:14

pcb 发表于 2017-9-13 14:381 s. `) {) t8 R! C) X! G x
光耦是隔离器件,是靠光电来耦合的不用考虑速率.

学习了，谢谢

shmidly · 发表于 2017-9-14 16:16

:hug:

fengyu6117 · 发表于 2017-11-6 16:19

EDA365QA 发表于 2017-9-8 09:06
' n$ R6 m7 Q% L' U5 B# L10.此类器件都是光耦器件，建议挖空处理。所有层都不要过线

如果需要挖空光耦下面，也不能完全隔离好啊，那不就需要光耦前端走线路径所有层都需要挖空了吗。

帐号		自动登录	找回密码
密码			注册

推荐内容 /1