找回密码
 注册
关于网站域名变更的通知
查看: 1543|回复: 22
打印 上一主题 下一主题

2017年8月8日公益PCB评审报告节选

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2017-8-9 08:55 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
1.  开关电源连接电感太细了.0 `; d+ B8 ~6 X& f% P0 @7 j5 ?0 Q
$ f& @: R1 a/ j: A# z, E0 C9 e

该用户从未签到

推荐
 楼主| 发表于 2017-8-9 08:56 | 只看该作者
3.  ESD尽可能靠近接口.
! h* e  ~0 Y4 _+ i  Y+ A# U6 ^( x ( d/ j; i# d. I4 @

该用户从未签到

推荐
 楼主| 发表于 2017-8-9 13:33 | 只看该作者
jiache 发表于 2017-8-9 11:406 g$ ~9 t4 I: P) b
这个问题,此页内出现两次,请大神给个正确示例。在此问题上是否区分滤波电容和退耦电容?请大神指点。
6 ?2 P4 {" H0 v# a7 t
不管是滤波电容还是退耦电容都不要放通路的最后面.滤波电容是靠输入端,退耦电容靠近用电管脚.
" e$ l6 T; r' R4 E

点评

谢谢。  详情 回复 发表于 2017-8-10 00:05

该用户从未签到

推荐
发表于 2017-8-9 11:40 | 只看该作者
EDA365QA 发表于 2017-8-9 09:00
. T/ [* r7 X8 g  f3 Q10.   电源过电容靠近PIN脚,不然电容只是摆设.
+ d+ o# b* B! [9 g7 K1 O
这个问题,此页内出现两次,请大神给个正确示例。在此问题上是否区分滤波电容和退耦电容?请大神指点。
: T5 Q5 @7 O1 H4 s1 m

点评

不管是滤波电容还是退耦电容都不要放通路的最后面.[/backcolor]滤波电容是靠输入端,[/backcolor]退耦电容靠近用电管脚.[/backcolor]  详情 回复 发表于 2017-8-9 13:33

该用户从未签到

2#
 楼主| 发表于 2017-8-9 08:56 | 只看该作者
2.  电源应补强加宽.4 l, Q: G, H+ X% S

6 \+ l7 j* ~/ k

该用户从未签到

4#
 楼主| 发表于 2017-8-9 08:56 | 只看该作者
4.  跨分割.
4 h' M  Y( N/ ^
, @' b0 T8 N8 j* Z. l8 S; P: v1 M( i

该用户从未签到

5#
 楼主| 发表于 2017-8-9 08:57 | 只看该作者
5.  部分器件没有开钢网.
3 p, O, T, z+ m3 `) I2 Y( ~# b2 O2 m
. Y5 l% R' ?# t+ P( ~, P5 D0 i) z

点评

这个问题出现好多次了,是allegro经常出现的问题吗,建议在版块置顶该问题。  详情 回复 发表于 2017-8-9 09:15

该用户从未签到

6#
 楼主| 发表于 2017-8-9 08:57 | 只看该作者
6.  PCICLK没等长.9 Z% }5 y5 |" t6 E! ^! v/ m  e5 [

! _5 a( b4 E$ z2 ~5 d

该用户从未签到

7#
 楼主| 发表于 2017-8-9 08:58 | 只看该作者
7.  电源要先过电容.
/ C8 s# ~  X8 H+ j5 t1 W* Q2 j
6 [/ I( i( n6 F3 Z9 p+ W" B

该用户从未签到

8#
 楼主| 发表于 2017-8-9 08:59 | 只看该作者
8.  晶体电容尽量不要在末端.
8 U, _# ~8 D' `' ^+ |, S + F$ K, H6 l6 L8 C

点评

这个是为什么呢?有些两脚晶体,芯片厂家评估板就是远离放,影响大么,如何空间比较紧张情况下。  详情 回复 发表于 2017-8-9 10:26

该用户从未签到

9#
 楼主| 发表于 2017-8-9 08:59 | 只看该作者
9.  电源没加粗没过电容.; K- w8 R3 _4 q8 j
& m; c, j9 |5 {2 f! [

该用户从未签到

10#
 楼主| 发表于 2017-8-9 09:00 | 只看该作者
10.   电源过电容靠近PIN脚,不然电容只是摆设.
( @, O, Q" l$ l4 Q0 m
7 d2 Q, {6 q2 u( j7 s8 u5 Z; l

点评

这个芯片貌似电流不大,需要这么多大电容?  详情 回复 发表于 2017-11-7 17:34
这个问题,此页内出现两次,请大神给个正确示例。在此问题上是否区分滤波电容和退耦电容?请大神指点。  详情 回复 发表于 2017-8-9 11:40

该用户从未签到

12#
发表于 2017-8-9 09:15 | 只看该作者
EDA365QA 发表于 2017-8-9 08:575 w# B- {/ U, p4 U. L. ~
5.  部分器件没有开钢网.
& |3 x$ `$ ?! f) \# A6 x% P' @
这个问题出现好多次了,是allegro经常出现的问题吗,建议在版块置顶该问题。
9 y5 \# N  w# |: m, X6 B$ H% ?

该用户从未签到

13#
发表于 2017-8-9 10:26 | 只看该作者
EDA365QA 发表于 2017-8-9 08:598 X" }, n' t. z$ }
8.  晶体电容尽量不要在末端.
, p% j" d: L( L6 _
这个是为什么呢?有些两脚晶体,芯片厂家评估板就是远离放,影响大么,如何空间比较紧张情况下。( s/ o$ B0 r3 j

点评

是晶体的两个电容不要放末端.  详情 回复 发表于 2017-8-9 13:27

该用户从未签到

14#
发表于 2017-8-9 11:36 | 只看该作者
同问,请大神分析一下,谢谢。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2026-4-19 00:06 , Processed in 0.125000 second(s), 31 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表