2017年7月19日公益PCB评审报告节选

丶vagrant · 发表于 2017-7-21 08:49

very good ， study...

junieya · 发表于 2017-7-24 16:32

EDA365QA 发表于 2017-7-20 08:58
; f- W! n3 U3 K0 i$ F0 V0 S3 j5 l! V10. 平面铜只有一个VIA，电源被VIA隔小了.

请问这条如何理解？ pcb小白求教

pcb · 发表于 2017-7-25 09:28

junieya 发表于 2017-7-24 16:32
# I+ }: W9 w4 n9 H: W8 G请问这条如何理解？ pcb小白求教

1.平面铜只有一个VIA,肯定的说这块铜没有作用.
2.电源被VIA隔小了,电源通路太细.

whlo · 发表于 2017-11-4 11:27

EDA365QA 发表于 2017-7-20 08:559 F- \( \0 L) K, j1 y9 T% x
6. 晶体电容不要放后面出现残端.

啥意思？没看懂

xuruting1990 · 发表于 2018-9-29 11:21

感谢分享

帐号		自动登录	找回密码
密码			注册

推荐内容 /1