请教 关于数字信号延迟和逻辑门

cloudy19880824

各位好，
; W3 y' m) |5 l5 }7 v7 I* t每当遇到一些拿不准的问题，就习惯性的发到这里和大家探讨一下：
我现在有一个脉宽只有2ns的脉冲，要把它反向，常规的非门输入到输出的延迟就有2.8ns以上，请问这种情况还能用非门给这个2ns的脉冲做反向吗？非门会把上升沿和下降沿都延迟2.8ns还是可能会探测不到这么窄的脉冲？非门的型号暂时定为SN74ALVC04。

江门彦祖

坐等高手解释

dqwuf2008

我觉得跟延迟没关系，会不会把2NS信号吃掉得看芯片处理信号频率的最大值

hefuzhang

楼主可以考虑考虑告诉运放，通过高速运放反向

超級狗

樓主這個疑慮是應該存在的。多年前一位同事用 74HC04 設計一個 66MHz 有源晶振電路，結果根本不會動作。

9 N6 a- T5 n# u3 |後來發現傳統 CMOS 邏輯閘的延遲時間約為 25ns，換算成頻率只到 40MHz，改成 74AHC04 就會動了。
$ B) O$ ^# }$ Z9 [

超級狗

啊哈～

6 n) O! p: N' |4 V% m( KECL 2-Input Differential XOR/NXOR Gate MC10EP08-D

不過你的訊號源要怎麼搞成這樣咧～？？？

( g) J" M8 y+ {. [3 d
6 X& \; A9 B7 q( h! D: T7 @/ _

超級狗

開卷有益

2 [5 }) y* C8 Q# H5 c, w

超級狗

ECL Logic Gate 有 Single-End 的啦！

1 Z6 o/ z; @% A

cloudy19880824

超級狗 发表于 2017-6-21 23:02
1 h9 l, q: q! E& ]% ^* X; pECL Logic Gate 有 Single-End 的啦！

8 q0 ^& Y' ]$ H: W  ], C: W太感谢版主的支持了！我把板上留个选项试一下
* H3 ]* G5 I! m2 b/ I- g, I

cloudy19880824

hefuzhang 发表于 2017-6-19 23:50
楼主可以考虑考虑告诉运放，通过高速运放反向

% p( v& ]0 s6 L0 O" }" J* A* J嗯，是个办法，谢啦

duzz

狗版主的狗粮，一撒一大把啊