请教 关于数字信号延迟和逻辑门

cloudy19880824

各位好，
每当遇到一些拿不准的问题，就习惯性的发到这里和大家探讨一下：
我现在有一个脉宽只有2ns的脉冲，要把它反向，常规的非门输入到输出的延迟就有2.8ns以上，请问这种情况还能用非门给这个2ns的脉冲做反向吗？非门会把上升沿和下降沿都延迟2.8ns还是可能会探测不到这么窄的脉冲？非门的型号暂时定为SN74ALVC04。
1 o, f  y( ~4 Z- n- f

江门彦祖

坐等高手解释

dqwuf2008

我觉得跟延迟没关系，会不会把2NS信号吃掉得看芯片处理信号频率的最大值

hefuzhang

楼主可以考虑考虑告诉运放，通过高速运放反向

超級狗

樓主這個疑慮是應該存在的。多年前一位同事用 74HC04 設計一個 66MHz 有源晶振電路，結果根本不會動作。

後來發現傳統 CMOS 邏輯閘的延遲時間約為 25ns，換算成頻率只到 40MHz，改成 74AHC04 就會動了。
7 V- G6 R! m" C* }$ N9 F

$ B: @* _+ p& `7 O* o

超級狗

啊哈～

( c$ r" f- [: f5 g8 ]2 RECL 2-Input Differential XOR/NXOR Gate MC10EP08-D

不過你的訊號源要怎麼搞成這樣咧～？？？

; [  U$ z8 V  z+ [
* m) l- O, R* V& J
& A3 I: }9 Q- v7 Q3 X9 W

超級狗

開卷有益
' G& K- _# l# W. s* ~

超級狗

ECL Logic Gate 有 Single-End 的啦！
; L8 \- \. s  r' ^( {

cloudy19880824

超級狗 发表于 2017-6-21 23:02
$ J: m& t7 E+ l* ^$ u6 A- H# bECL Logic Gate 有 Single-End 的啦！

- G* {- Q% a% E  N# u太感谢版主的支持了！我把板上留个选项试一下
* N- j3 v, x7 H5 ~& S

cloudy19880824

hefuzhang 发表于 2017-6-19 23:50
/ i( I# H+ o; \楼主可以考虑考虑告诉运放，通过高速运放反向

, {2 ~: T& ?, x* I1 G% n1 d7 K嗯，是个办法，谢啦

duzz

狗版主的狗粮，一撒一大把啊