allegro 16.6 如何设定不同Net 短路时又不会出现DRC

finezhang

请问大虾allegro 16.6 如何设定不同Net 短路时又不会出现DRC？

yangjinxing521

晕。。乱来。。

superlish

短路肯定有DRC的，没有DRC才是有问题的。
建议最好留着DRC，你可以不用理会它，防止后面忘记了，有个DRC可以知道的
) V% u* U$ R; B+ R( c1 Y
1 A, a, z  i' U: `$ D/ `) F. N不同网络如果需要短接，你如果不想出现DRC，可以另起一层（非走线层）画个线短接，
但是你设置光绘时候记得把这个线设进去，否则走线层没有这个线生产出来是开路的

superlish

短接点建议可以建个封装，（记住不要开窗，这个不需要焊接的），前后网络可以不一样，中间画个线（非走线层）端接即可，光绘设置时记得把那个非走线层的线设置加进去，否则就不链接了。
% Q' }1 g$ M/ Q, c7 p

finezhang

superlish 发表于 2017-5-4 13:50
短接点建议可以建个封装，（记住不要开窗，这个不需要焊接的），前后网络可以不一样，中间画个线（非走线层 ...

2 z- l% C; h2 d! c3 z" l& H请教在哪层画线，出gerber时怎样添加这一层？强行连接DRC没办法出gerber
& L/ G0 ?/ n* W5 W# c' t3 n( U, p2 W
' ?  ^6 o9 n7 n

, P* [& a8 d$ g2 r  E) k

superlish

强连也可以出GERBER的
% k- p* J+ u0 N2 x最好自己定义单独一层，防止和其他信息冲突
" t- S; x2 g7 c/ A, |2 S# _. B* g

6 o. y5 \# u! R  k

superlish

finezhang 发表于 2017-5-4 13:58
+ l. E# I! r5 X9 ]* M) `请教在哪层画线，出gerber时怎样添加这一层？强行连接DRC没办法出gerber

请问下你这个有在原理图上有标示出来的吗？ 最好原理图也标一下，要不下次改版或者换别人做就不清楚这里强连是什么意思了，别人估计会当做短路处理了。

9 `) A) S) M7 V/ D- V+ H

superlish

还有一种短接的，铜靠近点，弄最小间距不报错就OK，然后开钢网，一刷锡膏就连上了
5 `% D& U$ H3 W7 z7 H  y
" t/ j, l9 {! d
& N  k: [7 |0 ]. J5 d8 I

finezhang

没有明白怎样在封装里面：添加2个中间画个线（非走线层）
333层怎样添加的

superlish

finezhang 发表于 2017-5-4 15:39
5 F  E3 e# \" L/ Y; A- P没有明白怎样在封装里面：添加2个中间画个线（非走线层）
333层怎样添加的

6 F, \2 o1 O! m2 i4 _: ?* q
3 [; G+ [" h# B% j' F- X; p( H

红尘2938

不出现DRC自己都不知道短路了

finezhang

superlish 发表于 2017-5-4 16:14

; n& e+ ?7 ~0 U$ C元件如果放到底层，top和bottom层怎样区分？
3 P2 N' b$ l: P+ o0 u& e( g/ M

這侽孓譙悴丶

一般一个板子允许短路的地方不会很多，允许短路的地方自己做的板子自己心里很清楚，把允许短路的drc隐藏即可，搞得那么麻烦！

superlish

finezhang 发表于 2017-5-4 17:35
元件如果放到底层，top和bottom层怎样区分？

- i, P4 U; f+ a' K+ T9 `: l不明白你要说什么？？ 放哪层就是哪层啊
$ a# w# ~1 V# o9 a- c

finezhang

superlish 发表于 2017-5-5 19:56
: E- j* f: T: Q. n5 D不明白你要说什么？？ 放哪层就是哪层啊

已搞定，谢谢大侠耐心讲解！
! `+ d+ @1 o* T7 W( |& W