请问Pads导出的EMN file是那个层别的限高信息，起形状是怎样生成的？

hwz2824262

如题，请问怎样将EMN file导出的零件实体在pads中怎样查看，例如以前使用的为allegro，EMN file导出的为Place bound的形状

5 Q; ^$ @6 U0 Y( a0 |, }4 k1 m

苏鲁锭

hwz2824262 发表于 2017-5-6 08:39
  e; g* B  n4 X/ H- k: G2 I) a0 _" G  }谢谢，我再研究一下吧，我不懂PROE，所以每次都得找结构。

4 D' [. E: C) ^6 Q哈哈，我也是把结构给找烦了，人家丢给我一个Proe的安装包，然后我自己反复建库输出尝试。

scofiled

苏鲁锭 发表于 2017-5-5 22:01
so，输出的EMN是不是自己想要的，取决于封装是怎么画的。这可以算是pads的特色或bug吧。

9 |8 n2 R1 ^1 h4 q4 [) |/ ?Pads就是这样的，不算bug，这软件就是这么的傻。
" A+ G2 m2 M1 Z' G6 V6 i( f9 @0 ~+ M严谨的做法是贵司结构需要按照器件datasheet做一个3D模型，让这个3D与emp中器件的名字相对应，当Pads导出的emp导入ProE后，直接引出这个3D模型，而不是只是用emp中的这个简单的块，Pads导出的器件是没有细节的，需要结构另做。
注意emn是板框，emp是器件。

yangjinxing521

。。。。。

hwz2824262

yangjinxing521 发表于 2017-5-4 12:55
。。。。。

大神，能帮忙回答一下嘛？
% q" `2 |# G* A& O) q9 H

scofiled

制作封装时，封装Attributes里面添加Geometry.Height，里面手动填写器件高度。如1.2mm，则导出emn时在ProE里器件高度就是1.2mm。

hwz2824262

scofiled 发表于 2017-5-4 16:28
+ j# V& g0 H# C" n制作封装时，封装Attributes里面添加Geometry.Height，里面手动填写器件高度。如1.2mm，则导出emn时在ProE ...

) A* g# j) u1 }& D1 m1 Z: [) f* ?谢谢！了解怎样添加器件高度，我想知道是器件高度产生的图形是按哪个图层的形状产生？我将板中的零件信息导出EMN给机构，机构用PROE打开时，我发现与我实际板子放置的位置有偏差，所以我想知道是根据哪个层别产生的？

scofiled

hwz2824262 发表于 2017-5-4 16:47
谢谢！了解怎样添加器件高度，我想知道是器件高度产生的图形是按哪个图层的形状产生？我将板中的零件信息 ...

, U: n2 p5 H" }7 _7 w看你问题问的就说明你之前是用Allegro的。呵呵。Pads没那么智能，高度不是设置在某个层里的，它只是填一个参数即可，而且导出的形状也很粗糙的，永远都是长方体，长宽就是器件的最大外围，即如果用丝印做了极性或1脚标识，它导出的长宽就会更大，与实际差异很大的。
2 z9 V9 Q- L# i

hwz2824262

scofiled 发表于 2017-5-4 17:26
6 C  W6 y- J5 _, f+ I看你问题问的就说明你之前是用Allegro的。呵呵。Pads没那么智能，高度不是设置在某个层里的，它只是填一 ...

) t  C3 H3 o) O- N- @谢谢你的回复，我发现PADS导出的元件高度信息，不仅仅是变大，而是感觉整个元件都有偏移，我实际看到元件没有偏出板外，而导出的EMN信息却显示已经超出板外，这样的信息让机构很难判断正确，我们的元件是否与结构有干涉。所以想了解一下导出的信息是怎样产生的
( ?: o; L; d' Y$ o1 l

苏鲁锭

举个最简单的封装例子，见图1。上边的封装是丝印层2D线+焊盘，下边的是Top层2D线+焊盘。
- L2 P8 G4 h+ D: ~3 f它们在PCB图中输出的EMN见图2。
它们的差异见图3紫色框所围范围。
  c) P8 v9 T' c+ _% d, \9 c说明：1.它们的高度同楼上，在attributes里自行填写。
2.丝印层画的那个封装，EMN输出的灰色矩形是依照——2D线和焊盘所占用的最大面积+高度。
3 [8 W) ?5 ?" M1 D+ N3.Top层画的那个封装，EMN输出的灰色矩形是依照——2D线所占用的最大面积+高度。
6 X+ ^+ V% d+ E( Y; ?
1 {, l9 }0 r$ D! |7 `) S+ M
' u' A9 U; o0 R

苏鲁锭

so，输出的EMN是不是自己想要的，取决于封装是怎么画的。这可以算是pads的特色或bug吧。

hwz2824262

苏鲁锭 发表于 2017-5-5 21:56
) [  k% Y  \/ Y, ]举个最简单的封装例子，见图1。上边的封装是丝印层2D线+焊盘，下边的是Top层2D线+焊盘。
它们在PCB图中输 ...

大神解释的很清楚，谢谢！但是我遇见了导出的EMN信息跟元件实体相比对，不仅仅是变大，而是整体会向一边偏移。是否是建元件的时候有画在layerXX的层别信息也会影响？
还是元件的坐标原点的问题？
) {4 i& v& c7 H5 J

苏鲁锭

hwz2824262 发表于 2017-5-5 16:56
: T8 Y+ U  ^( m2 x大神解释的很清楚，谢谢！但是我遇见了导出的EMN信息跟元件实体相比对，不仅仅是变大，而是整体会向一边 ...

7 i7 t0 ^/ y' D) t其他层的内容也有可能影响，你可以在封装中把其他的层内容删掉试试。再就是不论灰色矩形怎么走样，它的宽度是可以量出来的，然后在PCB上对照着找，能找到是谁造成的。

hwz2824262

苏鲁锭 发表于 2017-5-5 18:00
1 _2 M# g" F7 V0 T+ f其他层的内容也有可能影响，你可以在封装中把其他的层内容删掉试试。再就是不论灰色矩形怎么走样，它的宽 ...

谢谢，我再研究一下吧，我不懂PROE，所以每次都得找结构。

SPOONY

请问导出EMP文件的时候出现Keepouts of the following types are found in design,and not written to IDF file.IDF does not support these keepout types这个如何设置呢？