找回密码
 注册
关于网站域名变更的通知
查看: 4535|回复: 8
打印 上一主题 下一主题

请教大家一个关于Protel 设计规则的问题

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2008-11-30 21:08 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
我画完原理图后,生成网络表,在PCB中导入网络表布局的时候发现这样的问题:两个器件分别放在底层和顶层,但是要重叠放,这样为什么显示绿色的呢?并且进行DRC检查是出现这样的错误:% l6 m+ o. A" M# P) t
Violation         Net P1.1   is broken into 2 sub-nets. Routed To 0.00%4 @8 _" U3 }" j$ S% I4 |% c3 T4 ?
     Subnet : JP3-8   
  z7 g5 @3 i4 O8 ^* \& n     Subnet : U1-2     
6 {; c2 u9 w* y* d& }5 O   Violation         Net P1.0   is broken into 2 sub-nets. Routed To 0.00%
" }# m! z5 r, i     Subnet : JP3-7    & O: P( j. M& [4 @
     Subnet : U1-1     3 b. z; |$ x: }
   Violation         Net P0.4   is broken into 2 sub-nets. Routed To 0.00%3 h  R5 [# k$ l& H6 X9 F
     Subnet : JP2-10   
6 P  G. K0 \0 v8 u3 ]     Subnet : U1-35   
; b8 C& f$ l' N' {   Violation         Net P0.3   is broken into 2 sub-nets. Routed To 0.00%
( m" e1 c# a4 N8 H# F& H     Subnet : JP2-8    8 {" y0 k" K& l; p  o# G
     Subnet : U1-36    ; _/ N; M/ ^. Y! t2 c. D- M
   Violation         Net P0.2   is broken into 2 sub-nets. Routed To 0.00%# P3 \$ U! E) H! }" }# G0 {
     Subnet : JP2-6   
% S) C  M  \  \' W- W" p) U     Subnet : U1-37    2 V1 V4 V& n0 B' {4 V; M0 T8 p
   Violation         Net P0.1   is broken into 2 sub-nets. Routed To 0.00%- e+ B7 @; d& T
     Subnet : JP2-4    8 r* }3 f7 k6 K+ W7 ^. T3 V) Z; ^
     Subnet : U1-38   
- k. {2 f5 H7 J, c+ I5 Q0 F. y# a   Violation         Net P0.0   is broken into 2 sub-nets. Routed To 0.00%
0 N( D4 ?! _% S     Subnet : JP2-2    8 P" i4 M* q; }
     Subnet : U1-39    1 @) r: E8 z! R/ b
   Violation         Net NetY1_2   is broken into 3 sub-nets. Routed To 0.00%
8 q5 _% g5 Z+ f1 V" J/ m* \     Subnet : U1-18    * J. @3 t6 x6 Y$ B) ^: s0 J
     Subnet : Y1-2  
2 _; j6 W$ T% z+ W4 @; c请问这是什么原因啊?需要进行什么设置?谢谢!) a2 w  O3 q" L" m1 a$ |1 \: E+ v
图片在附图中:- O. `) a4 ]/ i0 d& N; c) i
Y1,SW5,SW6,U1在底层,u1在底层,这样画为什么会出现绿色呢?请不吝赐教,谢谢!

dianlu.JPG (31.11 KB, 下载次数: 9)

dianlu.JPG

该用户从未签到

2#
发表于 2008-12-1 08:19 | 只看该作者
问题1:你的某网络被分成了两部分(好奇怪哦,怎么都是两部分)
$ W; [5 y# a- G0 Y; U& I       也即,该网络有个引脚没被连上!0 _  H: n6 m, V( }" b* v
问题2:你的元件怎么能重叠放呢!有安全间距的呀!!

该用户从未签到

3#
发表于 2008-12-1 10:21 | 只看该作者
Violation         Net P1.1   is broken into 2 sub-nets. Routed To 0.00%8 d( s; g& q' f% ?3 w
    Subnet : JP3-8   
: K. A2 f# C" @- ], B    Subnet : U1-2     4 c. j; d$ K# \+ W) m4 E
诸如之类的错误是因为还没有布线  L$ [" Y* b: c

8 f3 ], [% N0 E  r, u在design rules设置中找到component clearance 去掉对号,即在规则检查时不对它进行检查即可在顶底层同一位置放置元件

评分

参与人数 1贡献 +5 收起 理由
zyunfei + 5 热心解答

查看全部评分

该用户从未签到

4#
发表于 2008-12-1 10:35 | 只看该作者
原帖由 lhhuan 于 2008-12-1 10:21 发表 2 ~# \* w% T' H/ D3 b+ K
Violation         Net P1.1   is broken into 2 sub-nets. Routed To 0.00%
. ~$ v" V0 u  f    Subnet : JP3-8    0 E' L: I7 X" L- q( _( G$ y
    Subnet : U1-2     1 Z: \; ~  K: k( M4 z) u
诸如之类的错误是因为还没有布线6 S! o0 c; l5 s
  s3 I# a* `$ E8 Y
在design rules设置中找到component clearance 去 ...

+ A9 l5 E+ n* |4 ~& k你的第一点我同意,但是第二点“在design rules设置中找到component clearance 去 ... ”我不同意:
3 [' `- R  G9 m' I# v如他上传的图,几个器件都是直插式的,当然不允许重叠在一起,否则板做出来后怎么焊接?

该用户从未签到

5#
发表于 2008-12-2 09:09 | 只看该作者
Violation         Net P1.0   is broken into 2 sub-nets. Routed To 0.00%EDA365论坛网站|PCB论坛|PCB layout论坛|SI仿真技术论坛8 w* A: s, O5 t: G' k. `9 B* q5 V9 V- t2 y/ @( b* n4 X- {
  这个意思是P1.0网络 被分割成2个子网络,(表达能力有限) ,就是P1.0网络上有2个节点没有布线,即2个焊盘过孔没有连上; 布线率0.00% 即根本没有布线;
  E0 ?/ ?, D2 }/ U
: T$ w$ P& C, O. c( f1 `: B# P下面是 AD7的 未布线检查+ L( p5 b% H8 b8 M
  [1 x/ G( y. w! h) N/ M3 ?
Un-Routed Net Constraint: Net SCL
  D6 \( t7 j1 ^# w) B( gis broken into 2 sub-nets. Routed To 50.00%# }8 K! d" y4 \+ E
Subnet : R5-1
3 e4 i% m8 x% rSubnet : IC2-6 IC3-25
- o6 h& Y% z- t
9 D9 F# v3 h& d6 N% e6 [
' B7 d, B- M- ~* _- n8 f0 D& d) \2 V# p/ H9 k6 |; q7 S; @

$ o4 \( n) D9 k) g去掉   component clearance    就是去掉元件间距检查;比如要在你的单片机下放元件可以去掉,但是有高度限制,比如你在单片机下放个继电器,继电器很高,你单片机还能焊上去吗?除非你的芯片插座比继电器还高
+ D  c& F* P5 y: ?( v- A: c, J! |2 ^: n5 }; F
[ 本帖最后由 zgq800712 于 2008-12-2 09:12 编辑 ]

评分

参与人数 1贡献 +5 收起 理由
zyunfei + 5 同意你所讲

查看全部评分

该用户从未签到

6#
发表于 2009-2-3 19:29 | 只看该作者
你的第一点我同意,但是第二点“在design rules设置中找到component clearance 去 ... ”我不同意:
$ B, H" V% w) s2 J如他上传的图,几个器件都是直插式的,当然不允许重叠在一起,否则板做出来后怎么焊接?
  a0 W; r! o; l6 cyihafewu 发表于 2008-12-1 10:35
我同意,上图中都是直插式元件,不是smd元件,不能重叠放。

该用户从未签到

7#
发表于 2009-2-11 16:01 | 只看该作者
再補充一下:
" s- ]/ M5 a/ @問題1:# E$ ]' b* |8 ?$ ^3 M
Violation         Net P0.4   is broken into 2 sub-nets. Routed To 0.00%EDA365论坛网6 r: e9 C. `6 B. h1 j4 k. D
* t  `1 m# ^; D/ J. c& Q: h     Subnet : JP2-10   ' d9 {4 L8 Y3 Y3 }1 R
2 o( @0 g/ B; ~( s2 |  b: {5 S- O5 IEDA365论坛网站|PCB论坛|PCB layout论坛|SI仿真技术论坛     Subnet : U1-35   
9 E1 h8 q, `( k含義就是該網絡有兩個PIN腳未連接上7 H; W! O( [- B* N2 m* i
問題2:+ `3 A. F1 Z  U
為什麽貼片元件沒有這種問題呢?反而是直插方式出現安全間距問題呢,主要是因為,BOTTOM面元件的零件孔有深入到TOP面元件U1的元件範疇之內了,而這剛好違背RULES的,所以不是不可以放,只是我們的軟體是人為地設置的,它也就很忠誠地維護的職責罷了,^_^!

该用户从未签到

8#
发表于 2009-2-12 14:53 | 只看该作者
可以重叠放。% P  x* S4 X6 E9 y; `" A7 b# P
  M( @$ k6 g' M& ~8 L) `
U1是用了IC座,上面的IC可以插下来。: P8 M7 u8 n. Z( o: C
- C8 l: Q, u( p  G" J
估计LZ是因为想省下成本。有创意。

该用户从未签到

9#
发表于 2009-2-13 11:23 | 只看该作者
应该是在印制板绘制界面的rules中好像后数第二还是第三个选项卡里,把检查设为多层,不要QUICK就OK了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-29 15:07 , Processed in 0.140625 second(s), 32 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表