找回密码
 注册
关于网站域名变更的通知
查看: 816|回复: 10
打印 上一主题 下一主题

[仿真讨论] 控制阻抗 还是控制 回流路径

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2017-3-24 14:40 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
求解答:/ v: R$ y- d# G% P/ ]  R* g
我们在画高速pcb板的时候,在高速线上不可避免会放一些电阻电容,有些设计会把阻容焊盘的下面参考地挖空一块,来保持阻抗的一致性,但是一般的设计都没有去特意这样设计,我想问这两种设计在原理上面有什么差异点?+ b- H& C& P! e3 j6 G$ n7 M9 U& ]

2 V# |. F7 [1 S5 A/ Z( l

该用户从未签到

2#
发表于 2017-3-26 22:18 | 只看该作者
可以有不同,在原理图上如果是高速信号可以加标记,如果不是可以不用加。

该用户从未签到

3#
发表于 2017-3-27 23:05 | 只看该作者
没啥太大不同,就算这样也不可能阻抗一定匹配的,得仿真才行,一般就直接连了

该用户从未签到

4#
发表于 2017-3-28 16:55 | 只看该作者
通常阻容的焊盘比走线要宽很多,所以这部分的阻抗会偏低很多,对于高速来讲,信号可以分辨到这个尺寸的不连续因数,因此设计的时候需要考虑进行优化,如果信号速率分辨不出,则可以不用考虑

点评

支持  详情 回复 发表于 2018-2-27 10:43
挖多大合适呢  详情 回复 发表于 2017-4-5 14:34

该用户从未签到

6#
发表于 2017-4-5 14:34 | 只看该作者
icy88 发表于 2017-3-28 16:55! F  q* u5 ~! H- `' g2 R! i3 [
通常阻容的焊盘比走线要宽很多,所以这部分的阻抗会偏低很多,对于高速来讲,信号可以分辨到这个尺寸的不连 ...
0 e1 I, d. d/ d  s% B' L( j
挖多大合适呢

该用户从未签到

7#
发表于 2017-4-11 13:51 | 只看该作者
长为50mil,宽为70mil的一个矩形,也就是挖空的形状为和电容长度相等,和两个电容并排的宽度稍微宽一点。这样的设计会让通道的阻抗一致性最好。

该用户从未签到

8#
发表于 2017-12-7 17:00 | 只看该作者
如果TOP的電容底下L2_GND挖空~回返電流會往哪走呢?  

该用户从未签到

9#
发表于 2017-12-7 17:05 | 只看该作者
還有如果PCIE CONN 高速線PIN腳底下全挖空, 這樣回返電流是走PIN腳旁邊的GND PIN腳嗎?

该用户从未签到

10#
发表于 2018-2-27 10:43 | 只看该作者
icy88 发表于 2017-3-28 16:55
5 B8 F! C0 @' U9 c0 ~8 O% M( `* q通常阻容的焊盘比走线要宽很多,所以这部分的阻抗会偏低很多,对于高速来讲,信号可以分辨到这个尺寸的不连 ...

9 L$ D7 g8 D! d( P' t4 {1 O支持) n/ C& P. C" }* B
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-8-11 21:41 , Processed in 0.125000 second(s), 27 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表