找回密码
 注册
关于网站域名变更的通知
查看: 1390|回复: 10
打印 上一主题 下一主题

Unable to find padstack 'LVIA-0.1/0.25' for via range 9 to 10.

[复制链接]
  • TA的每日心情
    开心
    2022-9-8 15:14
  • 签到天数: 12 天

    [LV.3]偶尔看看II

    跳转到指定楼层
    1#
    发表于 2017-3-20 22:09 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

    EDA365欢迎您登录!

    您需要 登录 才可以下载或查看,没有帐号?注册

    x
    本帖最后由 liuyidao 于 2017-3-20 22:12 编辑 0 T6 H, y" q; Z' q# ~- f; q) {) U
    " S) {4 {- ^1 E: _* j! I
    expedition pcb用着时,电脑死机,然后强制关机,再开机,pcb打不开了,原理图可以正常打开% X. p* @- z, G$ Z& Y0 ^% g
    大家有没有碰到过这个问题
    1 }+ W* t7 b  [2 p: ~& `
    6 v$ Z" D9 B' y# tError: Unable to find padstack 'LVIA-0.1/0.25' for via range 9 to 10.
    $ j- z. j. d0 }4 ?' p4 J( uError: Unable to load design (文件路径\工程文件夹名\PCB\Work\Layout_Temp\LayoutDB.lyt). Padstack missing from Padstack partition. No padstack called "LVIA-0.1/0.25" defined for via layer range 9 - 10
    - U2 E; I5 w$ f: b0 m# x& }如何解决,谢谢
    0 e0 Q: B, M6 U以下方法已经试过,但无效
    5 K) ?6 M  l1 J3 T' y; S! ~Look under All programs for the mentor Graphics SDD - System Tool - iCDB Project Backup program.
    9 ^6 c5 h. ?( X7 t/ w6 {Select the Project file and click OK.7 u8 t+ c& f0 n8 ^+ t
    Under Project you have Clean Up, Create support package and Repair.; g6 S  T: z+ U# Q/ R2 f
    + k) m& j4 j. O3 O
    You can try to Clean Up or Repair the project.% x; y' _' c; ^
    ray 该用户已被删除
    推荐
    发表于 2017-3-21 11:06 | 只看该作者
    提示: 作者被禁止或删除 内容自动屏蔽

    该用户从未签到

    2#
    发表于 2017-3-21 10:37 | 只看该作者
    repair and restore

    该用户从未签到

    4#
    发表于 2017-3-21 15:41 | 只看该作者
    ray版主回答正解!
  • TA的每日心情
    开心
    2022-9-8 15:14
  • 签到天数: 12 天

    [LV.3]偶尔看看II

    5#
     楼主| 发表于 2017-3-22 07:46 来自手机 | 只看该作者
    ray 发表于 2017-3-21 11:06
    ; i9 j! R& @) G2 Z4 K' \1 N出现类似Error: Unable to find padstack 'LVIA-0.1/0.25' for via range 9 to 10,一般都是由于原理图 ...

    ! @6 d( g/ W+ K% j感谢大侠。我复制一个电路工程到新建文件夹,该工程打不开,然后用原工程中的icdb覆盖,可以打开新工程,但是新建pcb时,出现如图提示,对应pcb文件不存在,关掉后没法新建。不知该怎么解决,谢谢。

    IMG_20170322_073940.jpg (21.39 KB, 下载次数: 2)

    IMG_20170322_073940.jpg

    点评

    ray
    出现这个问题是因为原来的工程对PCB路径有定义了,所以需要楼主用文本打开XXX.prj工程配置文件,到关键词:KEY PCBDesignPath “XXX” 将“”XXXX “”里面留空,即:“”,修改后如下图所示: [attachimg]  详情 回复 发表于 2017-3-22 15:15
    ray 该用户已被删除
    6#
    发表于 2017-3-22 15:15 | 只看该作者
    提示: 作者被禁止或删除 内容自动屏蔽
  • TA的每日心情
    开心
    2022-9-8 15:14
  • 签到天数: 12 天

    [LV.3]偶尔看看II

    7#
     楼主| 发表于 2017-3-23 22:28 | 只看该作者
    ray 发表于 2017-3-22 15:15! L, z3 a5 v. Z# d6 }
    出现这个问题是因为原来的工程对PCB路径有定义了,所以需要楼主用文本打开XXX.prj工程配置文件,到关 ...

    9 C) E3 _# \( W3 t1 K  p按照您的方法,问题解决了,非常感谢

    点评

    ray
    别客气。  详情 回复 发表于 2017-3-24 08:42
    ray 该用户已被删除
    8#
    发表于 2017-3-24 08:42 | 只看该作者
    提示: 作者被禁止或删除 内容自动屏蔽

    该用户从未签到

    9#
    发表于 2017-3-28 10:22 | 只看该作者
    这算比较普遍的现象,特别对于专业做PCB设计的来说,经常由于原理图的叠层数据比较旧,自己都要在另一个工程下先更新网表,然后自己手动更新最新的叠层。

    该用户从未签到

    10#
    发表于 2017-8-17 12:13 | 只看该作者
    ray 发表于 2017-3-21 11:067 P3 r' v7 s2 D( r# S+ w
    出现类似Error: Unable to find padstack 'LVIA-0.1/0.25' for via range 9 to 10,一般都是由于原理图 ...

      I" x* s% i! P' J3 O/ \$ x& x! j原理图软件是capture的话这种方式好像不太行啊,或者是因为加密的原因导致的?
    # ?% M; g+ \7 U+ l, u0 I7 W, }; l0 c+ `7 i

    该用户从未签到

    11#
    发表于 2020-11-23 20:23 | 只看该作者
    ray 发表于 2017-3-21 11:06
    8 Q- S* B6 h+ l# [5 b- W% i7 |7 C4 V**** 作者被禁止或删除 内容自动屏蔽 ****

    , Q$ \0 n3 I( x. n+ @6 H  ]看看 学习学习
    9 \9 ~  O8 M/ f* ]2 o, s- ~5 G2 g  _/ H3 U# ~: z! ?
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-8-4 17:11 , Processed in 0.156250 second(s), 35 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表