|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
Electrical(电气规则)
7 T' i; t" @9 p. m$ K0 Z Clearance(安全间距规则)
* Q; ?$ z D4 d" A short-circuit(短路规则) 7 {/ `9 Z, R7 K1 C
Unrouted Net(未布线网络规则) 0 X" }- P* x; Y2 w8 Z
Unconnected Pin(未连线引脚规则)
5 }+ M8 }( n/ ]" i' i( E) yRouting(走线规则) % R% m* a9 Y4 `+ J1 |: L2 X9 }
Width(走线宽度规则) ) s2 w+ X* G9 \1 E4 @
Routing Topology(走线拓扑布局规则)
+ {- M8 \& w2 m% q4 k" m Routing Priority(布线优先级规则)
! p. b a: A$ n Routing Layers(板层布线规则)
; c7 y3 D8 h$ e. i. [ Routing Corners(导线转角规则)
6 d. Y: L H8 }% e7 O U( K Routing Via Style(布线过孔形式规则) . `$ }" r& Q& R2 r9 N5 R" z) |
Fanout Control(布线扇出控制规则) : ?/ R M6 I& M/ N- G1 o
SMT(表贴焊盘规则)
/ M( o6 B. \4 u0 F3 U' d/ Z% X SMD To Corner(SMD焊盘与导线拐角处最小间距规则) - q. f& C; u9 x9 h- J9 m
SMD To Plane(SMD焊盘与电源层过孔最小间距规则)
- B; K" z( O2 u+ r+ R D SMD Neck-Down(SMD焊盘颈缩率规则) 5 J ~5 r& C0 b, y2 }" I
Mask(阻焊层规则)
& L& M' {/ J4 T& B! g5 U5 n& k Solder Mask Expansion(阻焊层收缩量规则)
# b; M3 O3 k( Y3 `# w Paste Mask Expansion(助焊层收缩量规则)
2 x# K- o% c0 c; G$ j5 WPlane(电源层规则)
. \% \% O3 b' ]5 g) _ Power Plane Connect(电源层连接类型规则) ! j6 J7 h: p! h% W
Power Plane Clearance(电源层安全间距规则) " z; B" Y8 P* Q4 ^/ Z; z
Polygon Connect Style(焊盘与覆铜连接类型规则) v) \* P1 F3 f) U3 n
Testpoint(测试点规则)
* o8 v+ C. |) @0 B0 u P Testpoint Style(测试点样式规则) ' Y8 j4 o2 [; \- p' i: l6 ?( X) c
Testpoint Usage(测试点使用规则)
6 N0 o! R! O* ]7 F- RManufacturing(电路板制作规则) 5 v4 p" U& j; `
Minimum Annular Ring(最小包环限制规则) 2 O: D+ d8 L+ `' i5 b- M
Acute Angle Constraint(锐角限制规则) - _( P( ^) l3 y7 `) I" A I" S
Hole Size(孔径大小设计规则) z3 f' u6 t$ g3 l9 w
Layer Pairs(板层对设计规则)
$ u5 i6 P! n' E, dHighspeed(高频电路规则) 7 j2 a5 I! N) K3 t' d) R( ]$ h
Parallel Segment(平行铜膜线段间距限制规则)
2 u, o6 e+ }& s% `1 o3 J- J5 q0 x Length(网络长度限制规则) 1 p7 {8 E M8 t9 o& y ~
Matched Net Lengths(网络长度匹配规则) 0 v- F! F# p( [8 m/ G
Daisy Chain Stub Length (菊花状布线分支长度限制规则) 6 {7 p7 [) x' X2 U
Vias Under SMD(SMD焊盘下过孔限制规则) ) m% `/ ^5 a4 X( u! U
Maximum Via Count(最大过孔数目限制规则) 4 M% O. E! M3 N9 U+ T
Placement(元件布置规则)
9 Y) `; y. L) O2 l Room Definition(元件集合定义规则) / P$ x3 S6 V1 ~: z+ G
Component Clearance(元件间距限制规则) 9 m- [4 {4 {* C" l4 Q( {+ a& _
Component Orientations(元件布置方向规则)
4 F. ?& k& R; I/ V/ d Permitted Layers(允许元件布置板层规则)
& n& G( o2 u x Nets To Ignore(网络忽略规则) # {8 H8 i) P7 r: j, |
Hight(高度规则)
% g/ `, H. X# s `% L& U( [Signal Integrity(信号完整性规则)
- P. m4 N' A# H% r* H Signal Stimulus(激励信号规则) : n5 c0 m2 M8 G
Overshoot-Failing Edge(负超调量限制规则)
4 |; r' W& h4 Y% j7 y Overshoot-Rising Edge(正超调量限制规则) 2 S3 [% s) d( V+ [
Undershoot-Falling Edge(负下冲超调量限制规则) 5 h5 m+ r8 E; o! G/ d! R4 M b
Undershoot-Rising Edge(正下冲超调量限制规则) 1 A! |: g0 I; ]! I
Impedance(阻抗限制规则)
9 F/ e& x6 S- _' F9 ^$ W Signal Top Value(高电平信号规则) & Z+ w, c" u8 i1 s
Signal Base Value(低电平信号规则) % [: O0 l; V8 F6 B
Flight Time-Rising Edge(上升飞行时间规则)
+ G* b3 c. ~1 P5 V& x0 J5 Z Flight Time-Falling Edge(下降飞行时间规则) ! r( A: `; Z) d/ s& g
Slope-Rising Edge(上升沿时间规则) ]1 E1 K2 f! H4 M9 E; @4 k# @
Slope-Falling Edge(下降沿时间规则)
, ^ X! z9 @8 @3 ~- f Supply Nets(电源网络规则) & [: M) Y' q& T7 Q& E, F- o5 Z! _6 |" k: F
) P8 \3 e- ~8 `3 s$ r! O% H
更多资源与交流尽在电子工程师社区,电子工程师社区欢迎您的光临! |
|