封装引起的短路

dzyhym@126.com · 发表于 2016-11-12 17:03

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

在https://www.eda365.com/thread-115866-1-1.html中提到allegro会输出一些dummy net，一直以来不清楚其原因。
前些天又有类似文件，潜下心来认真琢磨，终于明白原来是封装的一些隐藏管脚会导致这个问题。（网表中也有这些管脚）
希望大家在作封装时尽量将没有用的管脚删除，避免后面人员找不到短路问题原因。

封装中有管脚名（网表中也有）
但下面在实际文件中没有管脚