PCB Layout Reference疑问

athansor

英文原话是这样的：
) d, X. A) P+ w' X
note to keep all signal traces in same trace delay and impedance
1 Z8 g1 V# P3 v: ?
6 y) F! J9 X# m+ A" G" A这句话得怎么理解？是走线时要保持同样的延时和阻抗？
“trace delay”指的是什么？
+ ?% ~0 V* Z! p. Z
9 k1 V* T+ D+ H: ^3 Q

wwddss_1976

走线时延

dzkcool

等长、阻抗一致。

partime

delay就是延时。意思是，保持一致的走线延时和阻抗。

athansor

谢谢

athansor

谢谢

岁寒三友

实际体现在PCB上就是线宽一致（即保持阻抗一致），走线长度一致（即等长处理保持时延一致）