PCB Layout Reference疑问

athansor

英文原话是这样的：
( H6 d3 n( ^+ G* ^$ Q  `0 v. t# C# }- ^
note to keep all signal traces in same trace delay and impedance

" j: Y% s9 q* d$ y% m这句话得怎么理解？是走线时要保持同样的延时和阻抗？
1 i# T5 `" U/ z8 R" z“trace delay”指的是什么？
5 K0 G. Z4 g  m; k; y3 n4 G9 W
' i. P8 }, |7 ^5 ?' g4 b& ^3 u

wwddss_1976

走线时延

dzkcool

等长、阻抗一致。

partime

delay就是延时。意思是，保持一致的走线延时和阻抗。

athansor

谢谢

athansor

谢谢

岁寒三友

实际体现在PCB上就是线宽一致（即保持阻抗一致），走线长度一致（即等长处理保持时延一致）