高速差分走线过孔中间穿线影响大吗

964008794 · 发表于 2016-7-11 14:47

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

如下图，该信号速率为10.3125G，走线过孔之间传线，这种差对信号的传输很不利吗？

Coziness_yang · 发表于 2016-8-28 11:09

影响肯定是有的，尽量去避免。如果无法避免，这时候你需要综合考虑了，例如你的差分线走线很短或者抖动很小，也就是你的margin很大的话，你可以这样走，但是你的margin很小，这时候你肯定要好好考虑一下了，那么你可能需要加层或者其他方式来消除这种影响。所以在考虑SI问题时，更多的是去折中考虑，在影响和成本之间进行折中，来达到一种平衡。没有那种做法是一定的，也没有说那种影响是必须消除的。

kobeismygod · 发表于 2016-7-11 18:59

距离拉开了就问题不大，但是你这是差分线，最好不要这么干。另外，你最好在高速差分线两个过孔旁边打两个伴随地孔，作为参考，也能降低对中间线路的干扰。

cwfang2013 · 发表于 2016-8-4 15:13

如果是相邻层的话，肯定会有影响，如果中间隔着电源地层，以及别的走线层，影响很小。正如楼上所说的，很多FPGA芯片的扇出就是从过孔中间穿过的

liu1274555101 · 发表于 2016-7-12 10:50

10.3125G，这么高的速率，尽量直，赞成楼上的说法

cousins · 发表于 2016-7-12 11:17

虽然有影响但没有那么夸张。。。可以放心使用

964008794 · 发表于 2016-7-12 16:56

cousins 发表于 2016-7-12 11:175 r, v; S' X+ w7 b
虽然有影响但没有那么夸张。。。可以放心使用

也就是要尽量避免，实在走不开的也只能这样了？

cousins · 发表于 2016-7-13 08:09

964008794 发表于 2016-7-12 16:56
% C% t8 f% V8 ^! i" P也就是要尽量避免，实在走不开的也只能这样了？

是的

OTTERV5230 · 发表于 2016-7-15 15:21

影响很大

CLT988 · 发表于 2016-7-18 22:52

影响很大

j11238 · 发表于 2016-7-20 06:24

学习了

j11238 · 发表于 2016-7-20 06:24

LX0105 · 发表于 2016-8-2 11:19

mindhen · 发表于 2016-8-4 11:41

有影响，应该问题不大，FPGA的高速差分管脚很多都是Fanout后连出来的

PcbKoala · 发表于 2016-8-5 21:22

差分线过孔中间为什么够间距走根线呢

joe7078 · 发表于 2016-8-24 00:04

去仿真看看具體影響唄

帐号		自动登录	找回密码
密码			注册

[仿真讨论] 高速差分走线过孔中间穿线影响大吗

EDA365欢迎您登录！

点评

点评

浏览过的版块

推荐内容 /1