|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
简单列一下SystemVerilog 2012版的新特点
+ X+ L# @: C5 p+ B2 a# DIEEE 1800-2012 additional reserved keywords:
9 y/ F$ z5 P- w$ |( X$ Timplements (又加入了一个java属性，支持inteRFace class多继承。说SV是Verilog+C++的都是没学过java的，SV分明就是Verilog+Java，参见为Java在SystemVerilog中的原配地位正身)- C( X8 b3 A( ~
interconnect (这是一个挺有趣的东西，实用性有待考证)
$ {5 A6 d/ F2 D) m6 z* c1 vnettype (相当强悍！)
" ~5 Q1 ~5 `3 j4 Nsoft (终于有soft了啊！！！学过e的同学仰天长叹的有木有)
, K8 G7 j6 v$ k1 @& W, O$ ^! }7 ]( c& ^; V( c; d
% i! ?( S8 k9 L% A+ G最新的SystemVerilog语法参考手册
/ R- Z2 |! W' v6 L8 r, k0 i z5 t+ Z
|
|
/1 
发表于 2016-5-9 11:52
收藏
淘帖
支持！
反对！