找回密码
 注册
关于网站域名变更的通知
查看: 1025|回复: 4
打印 上一主题 下一主题

[资料] (PDF电子书)Verilog HDL与数字ASIC设计基础

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2016-4-23 11:50 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
目录; o9 E6 G/ b- Y# }+ b4 y' Y
第1章 概述
! _1 c8 ^% c" Z$ v0 z3 w7 F( p1.1 EDA技术的发展7 B, s0 M2 q1 t+ ^! l
1.2 硬件描述语言0 G, L0 V# ]/ N$ B4 ~
1.3 可编程逻辑器件与专用集成电路
# `& f2 k( R, c) q1.4 数字系统设计方法4 W) g* P' x; v
1.5 EDA设计工具的选择
% _8 C. j" ]" {+ E- i思考题和习题一% M% E+ l1 F* X* o- n9 Q
第2章 Verilog HDL基础* J7 O$ t( I2 o5 h
2.1 Verilog HDL的基本语法规则
2 r2 ~! Y: n& k" J4 Z8 @1 {% |2.2 Verilog HDL运算符/ _( x+ ~3 p1 y  W0 [
2.3 Verilog HDL程序的基本结构* l7 P4 R& t3 }. S
2.4 逻辑功能的仿真与测试2 B: h( e( ?& g3 |9 D
思考题和习题二
5 {$ p. x2 t5 K, f第3章 Verilog HDL常甩建模方式
4 _5 V; c+ p; x1 h, k: j3.1 Verilog HDL结构级建模! r8 ^, g4 h$ x4 l1 o
3.2 Verilog HDL数据流建模  D6 K1 z* h2 H* d- ^% x
3.3 Verilog HDL行为级建模& \2 g+ Q1 m- {* ~% M0 q* d, f: u
3.4 Verilog HDL函数与任务的使用
! g, |! K; ?6 \8 P  ]0 L2 m* S思考题和习题三
5 p# H; e. x$ x) B, O# F5 B4 V第4章 有限状态机设计
% R. L) }% K% }( @% T  d4.1 状态机的基本概念6 q0 M7 E& }5 n4 P; R0 w$ L$ {3 ~" b
4.2 基于Verilog HDL的状态机描述方法2 r; k5 B! B, \$ I6 ^+ c, x# Y
4.3 状态机设计中的关键技术  r" X4 l, g; j8 T. `
4.4 状态机设计举例
/ ?$ m0 e. P1 x- z' L+ [: B7 A* [第5章 Altera公司的cpldFPGA1 P) u% S8 u# j% }" r1 P8 j
第6章 Altera FPGA器件的配置" H6 C& I# S5 l1 O2 L3 J% ]
第7章 Quartus Ⅱ6.0软件的使用
2 I6 m, i* b) |8 p第8章 数字电路与系统的设计实例
* H# w) w' `: k4 }1 t; e# @第9章 异步串口通信及UART实现
! q3 E, A/ N) g) [7 p第10章 数字电路与数字系统实验! `8 [) {7 d# Y* v" H0 b8 }3 w' v
附录A Verilog HDL关键字2 \2 |9 V7 w! M7 }
附录B 常用EDA软件使用指南! `* u$ V8 ]& z9 h) U
附录C Altera DE2开发板的使用说明+ Q$ P' }1 M0 ?- b5 W  j

Verilog HDL与数字ASIC设计基础.part1.rar

3.81 MB, 下载次数: 4, 下载积分: 威望 -5

Verilog HDL与数字ASIC设计基础.part2.rar

3.81 MB, 下载次数: 4, 下载积分: 威望 -5

Verilog HDL与数字ASIC设计基础.part3.rar

2.81 MB, 下载次数: 3, 下载积分: 威望 -5

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-9-6 17:41 , Processed in 0.109375 second(s), 26 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表