DDR3_DQS0_P不是单向的么?是只由控制器产生的信号吧?

zsuhh · 发表于 2016-4-20 01:53

您需要登录才可以下载或查看，没有帐号？注册

x

本帖最后由 zsuhh 于 2016-4-20 01:55 编辑

为什么在Hyperlynx DDRx Wizard的仿真中, 会出现由DDR3到控制器的仿真结果, 还fail掉了,如下图:

同一行的错误定位在:

cousins · 发表于 2016-4-20 08:12

dqs/dq有write和read cycle
源同步一定要有strobe和data才行。
不要把strobe和clk搞混了。clk是只能input给dram。
write下dqs to clk时序要求为tdss tdsh
read下 dqs to clk时序要求为tdqsck

zsuhh · 发表于 2016-4-20 12:01

完了,我那个仿真fail的问题,是不是影响很大?

帐号		自动登录	找回密码
密码			注册

[仿真讨论] DDR3_DQS0_P不是单向的么?是只由控制器产生的信号吧?